• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.397-399
• /
• 2008

본 논문은 대용량에 적합한 새로운 DC/DC 컨버터에 관한 것으로써, PFM-SBC(Series-Boost Capacitor) 풀 브리지 컨버터를 제안한다. 제안된 회로는 스위칭 주파수에 따라 직렬 부스트 캐패시터의 전압을 증감하여 출력전압을 제어하는 방식이며, 50% 고정 시비율로 구동하기 때문에 기존 위상천이 풀 브리지 회로에 존재하는 환류 구간이 발생하지 않는다. 또한 넓은 부하 영역에 대해 영전압-스위칭이 보장되므로 효율 및 발열 특성이 우수하며, 출력 인덕터 전류 리플이 작은 장점이 있다. 본 논문에서는 기존 컨버터들의 특성을 분석하고, 제안된 회로의 이론적 해석 및 PSIM 모의실험을 수행하며, 이를 실제로 1.2KW급 서버용 전원장치 프로토 타입 제작을 통하여 제안된 SBC 풀 브리지 컨버터의 타당성을 검증한다.

• 한국통신학회논문지
• /
• 제18권8호
• /
• pp.1159-1168
• /
• 1993

스윗치드-캐패시터 적분기(SCI)는 스욋치드-캐패시터 필터(SCF)를 구성하기 위한 기본 블럭이다. SCI에 사용된 op-amp의 유한이득과 유한대역폭으로 인하여 발생되는 오차때문에 많은 SCF가 사용에 제한을 받는다. 물론 능동 RC 필터를 위한 여러가지 보상법을 직접적으로 SCF에 적용시킬 수는 있지만, 이 방법은 필터 응답에 미치는 op-amp의 동특성에 대한 영향을 해석하는데는 적합치 않다. Op-amp의 유한이득에 의한 영향은 능동 RC필터와 유사하지만 유한 대역폭에 의한 영향은 SCF가 더욱 견실성이 있다. 본 논문에서는 SCI에 사용된 Op-amp의 유한 이득과 대역폭으로 인한 오차를 고찰하고 버퍼회로를 이용하여 이를 보상할 수 있는 간단하고 효과적 인 방법을 제시한다.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.87-94
• /
• 2001

DRAM에서 셀 캐패시터의 누설 전류 영향을 고려하여 소프트 에러율을 예측하였다. DRAM의 동작 과정에서 누설 전류의 영향으로 셀 캐패시터는 전하량이 감소하고, 이에 따른 소프트 에러율을 DRAM의 각 동작 모드에 대하여 계산하였다. 누설 전류가 작을 경우에는 /bit mode가 소프트 에러에 취약했지만, 누설전류가 커질수록 memory 모드가 소프트 에러에 가장 취약함을 보였다. 실제 256M급 DRAM의 구조에 적용하여, 셀 캐패시턴스, bit line 캐패시턴스, sense amplifier의 입력 전압 감도들이 변화할 때 소프트 에러에 미치는 영향을 예측하였고, 이 결과들은 차세대 DARM 연구의 최적 셀 설계에 이용될 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.31-31
• /
• 2008

고주파 잡음 발생과 고집적화 문제 해결을 위해 고용량 디커플링 캐패시터를 기판에 내장하는 연구가 활발히 진행되고 있다. 본 연구에서는 초고주파 환경에서 고용량 기판 내장형 디커플링 캐패시터로의 응용을 위해 $BaTiO_3$박막을 에어로졸 데포지션 법을 이용하여 12~0.2 ${\mu}m$의 두께로 제조하였고 그 유전특성을 조사하였다. 그결과, 1 MHz에서 permittivity가 70, loss tangent은 3% 이하였으며, capacitance density는 $1{\mu}m$의 두께에서 59 nF/$cm^2$이었다. 하지만, 박막의 두께가 $1{\mu}m$ 이하에서는 XRD를 통해 결정성이 확인 되었음에도 큰 누설전류로 인해 유전특성을 확인할 수 없었다. 이 누설전류의 발생 원인을 조사하기 위해 $BaTiO_3$박막의 표면의 미세구조를 SEM으로 관찰한 결과 여러 결함들이 확인되었으며, 또한 전극 직경의 크기를 1.5 mm에서 0.33 mm로 작게 변화시킴으로서 그 유전특성을 조사하여 박막의 불균일성과 박막화의 가능성을 확인하였다.

• 전기화학회지
• /
• 제10권3호
• /
• pp.169-174
• /
• 2007

화학적 중합방법을 이용하여 HWNT/DAAQ를 합성하여 전기화학적 캐패시터용 전극 소재로서 전기화학적 특성을 연구하였다. XRD pattern 결과에서 MWNT/DAAQ의 표면에 DAAQ가 oligomer 상태로 존재하는 것을 확인 하였으며, SEM image를 통해 표면을 관찰하였고, TCA를 통해 열적안정성을 확인하였다. 활성탄과 MWNT/DAAQ에 기초한 전극의 용량은 1M의 $H_2SO_4$ 전해질 상에서 97F/g의 비방전용량을 확인되었으며, 또한 HWNT/DAAQ 복합 전극은 우수한 전기화학적 거동을 보이는 것을 관찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.202-202
• /
• 2010

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.285-285
• /
• 2011

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력의 증가 등이 문제되고 있다. 대표적인 휘발성 메모리인 dynammic random access memory (DRAM)의 경우, 소자의 집적화가 진행됨에 따라 저장되는 정보의 양을 유지하기 위해 캐패시터영역의 복잡한 공정을 요구하게 된다. 하나의 캐패시터와 하나의 트랜지스터로 이루어진 기존의 DRAM과 달리, single transistor (1T) DRAM은 silicon-on-insulator (SOI) 기술을 기반으로 하여, 하나의 트랜지스터로 DRAM 동작을 구현한다. 이러한 구조적인 이점 이외에도, 우수한 전기적 절연 특성과 기생 정전용량 및 소비 전력의 감소 등의 장점을 가지고 있다. 또한 strained-Si 층을 적용한 strained-Silicon-On-Insulator (sSOI) 기술을 이용하여, 전기적 특성 및 메모리 특성의 향상을 기대 할 수 있다. 본 연구에서는 sSOI 기판위에 1T-DRAM을 구현하였으며, impact ionization과 gate induced-drain-leakage (GIDL) 전류에 의한 메모리 구동 방법을 통해 sSOI 1T-DRAM의 메모리 특성을 평가하였다. 그 결과 strain 효과에 의한 전기적 특성의 향상을 확인하였으며, GIDL 전류를 이용한 메모리 구동 방법을 사용했을 경우 낮은 소비 전력과 개선된 메모리 윈도우를 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.109-109
• /
• 2011

1T-1C로 구성되는 기존의 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 적절한 capacitance를 확보해야 한다. 따라서 캐패시터 면적으로 인한 집적도에 한계에 직면해있다. 따라서 이를 대체하기 위한 새로운 DRAM인 1T (Transistor) DRAM이 각광받고 있다. 기존의 DRAM과 달리 SOI (Silicon On Insulator)기술을 이용한 1T-DRAM은 데이터 저장을 위한 캐패시터가 필요없다. Impact Ionization 또는 GIDL을 이용해 발생한 정공을 채널영역에 가둠으로 서 발생하는 포텐셜 변화를 이용한다. 이로서 드레인 전류가 변화하며, 이를 이용해 '0'과 '1'을 구분한다. 기존의 1T-DRAM은 단결정 실리콘을 이용하여 개발되었으나 좀더 광범위한 디바이스로의 적용을 위해서는 다결정 실리콘 박막의 형태로 제작이 필수적이다. 단결정 실리콘을 이용할 경우 3차원 집적이나 기판재료선택에 제한적이지만 다결정 실리콘을 이용할 경우, 기판결정이 자유로우며 실리콘 박막이나 매몰 산화층의 형성 및 두께 조절이 용이하다. 때문에 3차원 적층에 유리하여 다결정 실리콘 박막 형태의 1T-DRAM 제작이 요구되고 있다. 따라서 이번연구에서는 엑시머 레이저 어닐링 및 고상결정화 방법을 이용하여 결정화 시킨 다결정 실리콘을 이용하여 1T-DRAM을 제작하였으며 메모리 특성을 확인하였다. 기판은 상부실리콘 100 nm, buried oxide 200 nm로 구성된 SOI구조의 기판을 사용하였다. 엑시머 레이저 어닐링의 경우 400 mJ/cm2의 에너지를 가지는 KrF 248 nm 엑시머 레이저 이용하여 결정화시켰으며, 고상결정화 방법은 $400^{\circ}C$ 질소 분위기에서 24시간 열처리하여 결정화 시켰다. 두가지 결정화 방법을 사용하여 제작되어진 박막트랜지스터 1T-DRAM 모두 kink 현상을 확인할 수 있었으며 메모리 특성 역시 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제13권4호
• /
• pp.277-284
• /
• 1988

X-band 위성통신 전단부의 MMIC's 기초자료 수집을 위하여 주파수 변환기를 12GHz GaAs MESFET저잡음 증폭기와 단일 게이트 GaAs MESET믹서에 칩 캐패시터와 DC 블록을 포함시켜 MIC로 각기 설계하였다. 믹서의 입력회로와 저역통과 여파기는 각기 대칭구조 결합기와 Semi-Lumped 구조로 설계하였다. 실험결과 칩 캐패시터의 경우 RF입력이 11.581-11.981 GHz일때 중간 주파수 581-981MHz에서 변환이득이 20-23dB였으며 DC블럭의 경우 RF입력이 12.1GHz일때 중간 주파수 1GHz에서 변환이득이 25dB였다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.1-8
• /
• 2006

본 논문에서는 OTFT를 기반으로 하는 AMOLED 디스플레이 구현을 위해 두 개의 OTFT와 하나의 캐패시터 그리고 하나의 OLED로 구성된 화소 회로를 설계하였고 그 동작을 시뮬레이션을 통하여 분석하였다. 먼저, 화소 회로를 이론적으로 설계하였고, $32\times32$ AMOLED 패널을 제작하기 위한 화소의 Layout을 설계하고 TFT W/L과 저장 캐패시터의 용량을 설계하였다. 그리고 설계된 화소 회로의 전기적 특성을 분석하기 위해 HSPICE 시뮬레이션 하였다 시뮬레이션 결과 OTFT 기반의 AMOLED 구현 가능성을 확인하였다.