• Journal of the Korean Vacuum Society
• /
• v.3 no.3
• /
• pp.360-367
• /
• 1994

Si2H6PH3 혼합기체를 사용하여 증착된 in-situ P-doped 비정질 실리콘과 SiH4 기체를사용하여 증착한후에 As+ 이온주입에 의해 도핑시킨 다결정 실리콘 박막을 하부 전극으로 하는 캐패시터를 형성 하였다. 여기서 유전박막층은 자연산화막 화학증착된 실리콘질화막 및 질화막의 산화에 의해 형성된 O-N-O 구조를 갖는 것이었다. 두 종류의 하부전극에 따른 캐패시터의 전기적 특서을 조사하였다. 전기 적 특성으로는 정전용량, 누설전류, 절연파괴전압 및 TDDB 등이었다. 이 가운데 정전용량, 누설전류 및 절연파괴전압은 하부전극에 따라 큰 차이를 보이지않았다. 그러나 음의 전장하에서의 TDDB 특성은 in-situ P-doped 비정실 실리콘이 하부전극인 캐패시터가 As+ 이온 주입실리콘이 하부전극인 것에 비해 더우수하였다. 이와 같은 TDDB 특성의 차이는 하부전극 실리콘의 integrity 차이로 인한 자연산화막의 결함 정도의 차이에 기인하는 것 같다. 이를 뒷받침하는 것으로 투과전자현미경 단면사진으로 확인하였 다. Shallow junction을 유지하는데도 in-situ P-doped 비정실 실리콘은 만족할 만한 결과를 보이며 박 막자체의 면저항값도 낮출 수 있어 초고집적 회로의 캐패시터 전극으로서 이용될 수 있는 것으로 평가 되었다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.12 no.7
• /
• pp.1048-1056
• /
• 2001

Decoupling capacitors are commonly used to reduce the effect of SSN propagated through parallel power and ground planes in high-speed multilayer printed circuit boards (PCBs). In this paper, we introduced a simple high frequency measurement and proposed a wideband (50 MHz ∼3 GHz) equivalent circuit model for decoupling capacitor considering high frequency parasitic effects. The proposed model can be easily combined with the SPICE model of power supply planes far SSN analysis. The circuit simulations with the proposed model show good agreement with the measurement results. Also, we expect to accurately analyze the noise reduction effect as a function of value and location using the proposed model of decoupling capacitor.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.22 no.8
• /
• pp.12-17
• /
• 2008

Most power system loads and delivery apparatus are inductive in nature and therefore operate at a lagging power factor. Applying capacitor banks to a customer will result in a power factor correction and other benefits such as VAR support, increased voltage, reduced power losses, and reduced billing charges. Also there can be power quality problems as a result of adding capacitor banks. The most common are harmonics. This paper provides an in depth analysis on the power factor correction and harmonics reduction of capacitor bank installed at a customer. The EDSA program was used as a simulation tool for the case study.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.9
• /
• pp.888-895
• /
• 2004

This paper proposes new miniaturization method of parallel coupled line filter by using capacitors and grounding. Proposed method can reduce resonator size by using only a small number of capacitor and grounding of parallel coupled line filter which is conventional in field of RF filters because of its design and fabrication simplicity. This paper applies the miniaturization method of transmission line and parallel coupled line to parallel coupled line filter, and presents that grounding can reduce the number of shut capacitors. Presented miniaturized method has merits of miniaturization of parallel coupled line, harmonic suppression, and improvement of high frequency skirt with harmonic suppression. For verification of proposed method, this paper presents a hairpin filter, which has 900 MHz center frequency and 10 % FBW, miniaturized to λ/4 by proposed method.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.22 no.9
• /
• pp.94-102
• /
• 2008

Capacitor switching is essential for the economic operation and proper voltage control of KOREA electric utility distribution system. Voltage transients produced by capacitor switching (around 2.0 per unit at substation and 2.5 or less per unit at customer site, and lasting less then 1[ms]) do not have the magnitude or duration to interfere with the operation of computers, but they do disrupt the operation of adjustable speed drivers. The result of our research, ASD manufacturers should learn from the computer industry and design products that will operate satisfactory In the electrical envelopment in which they will be placed. In this case history, the inductors on the input to ADSs in order to prevent nuisance tripping from capacitor switching(and other causes within the apartment) proved to be an effective, low-cost solution.

• Proceedings of the KIEE Conference
• /
• 2002.07b
• /
• pp.885-887
• /
• 2002

본 논문에서는 현재, 국내에서 민수용 및 군수용 전원장치용으로 개발하고 있는 에너지 저장용 고전압 캐패시터 설계기술에 대하여 기술하고 금속증착기술을 이용하여 국내에서 처음으로 개발한 10kV 47kJ 에너지 저장용 고전압 캐패시터에 대하여 실시한 성능평가 시험 결과를 제시하고자 한다.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.279-280
• /
• 2016

전기자동차를 위한 양방향 탑재형 충전기의 장내구성을 달성하기 위해 전해캐패시터를 사용하지 않는 전력변환장치가 요구된다. 본 논문에서는 V2G-V2H 기능을 갖는 무 전해캐패시터 양방향 탑재형 충전기의 제어알고리즘을 제안한다. 제안하는 양방향 충전기는 정현파 충전방식이 적용되었고 인버터만 제어하여 V2G-G2V-V2H 모드전환이 끊김없는 장점을 갖는다 제안하는 알고리즘을 검증하기 위한 3.3kW급 시작품의 시험결과로 타당성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2011.11a
• /
• pp.67-68
• /
• 2011

본 논문에서는 Modular Multi-Level Converter(MMLC)의 셀(Cell) 캐패시터(Capacitor) 전압 밸런싱에서 전압맥동 최소화 방법을 제안한다. 암(Arm) 평균 전류를 직류성분으로만 제어 할 경우 기본파 주파수와 2 고조파로 흔들리는 순시전력 항이 셀 캐패시터 전압 맥동을 만든다. 이를 억제 하기위해 암 평균 전류에 2 고조파 교류 성분을 직류성분과 함께 제어하는 방법을 제안한다. 이 방법을 통하여 전압맥동을 줄일 수 있음을 밝히고, 주입되는 2 고조파 전류의 크기와 위상각 계산 방법을 제시한다. 모의실험 결과를 통해 제안된 방법의 유효성을 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2017.11a
• /
• pp.119-120
• /
• 2017

기존 플라이백 컨버터를 사용하면 턴 오프 시 스위치의 드레인-소스 간 높은 과도 전압이 걸리고 이를 저감하기 위한 스너버 회로에서 높은 손실이 생긴다. 이를 해결하기 위해 변압기의 2차측 권선에 병렬로 연결된 캐패시터를 가지는 플라이백 컨버터를 제안한다. 본 논문은 2차측 캐패시터의 효과적인 설계 방법을 제시하고 기존 플라이백 컨버터 대비 저감되는 드레인-소스간 과도 전압 및 스너버 회로 전력 손실을 분석하여 제안하는 컨버터의 전력 변환 효율 증가 및 스위칭 소자의 스트레스가 저감됨을 보이고자 한다.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.188-189
• /
• 2011

본 논문에서는 높은 승압비를 갖는 전압 클램프 탭인덕터 부스트 컨버터를 제안한다. 기존의 탭인덕터 부스트 컨버터 방식은 높은 승압비를 얻기 위해 사용되었던 탭인덕터로 인하여 일반적인 부스트 컨버터에 비해 주스위치와 다이오드의 전압스트레스가 크다는 단점이 있다. 또한, 누설 인덕터 성분과 기생 캐패시터로 인해 발생하는 공진 전압을 없애기 위해 손실스너버를 사용함으로 전력변환효율이 떨어지는 단점을 갖는다. 반면, 제안된 방식은 손실 스너버 없이 전압 클램핑 캐패시터를 사용하고 있다. 이 캐패시터는 주스위치 및 다이오드의 전압 스트레스를 줄이는 기능을 제공하게 된다.