• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.13-22
• /
• 1998

본 논문에서는 CMOS VLSI 회로의 IDDQ 테스팅을 위한 0.8㎛ single-poly two-metal CMOS 공정으로 제작된 고성능 내장형 전류감지기를 제안한다. 테스트 대상회로는 브리징 고장이 존재하는 4 비트 전가산기를 사용하였다. 크기가 다른 두 개의 nMOS를 사용하여 저항값이 다른 두 개의 브리징 고장을 삽입하였다. 그리고 게이트 단자를 제어하여 다양한 고장효과를 실험하였다. 제안된 내장형 전류감지기는 테스트 대상회로에 사용되는 클럭의 주기 끝에서 고장전류를 검사하여 기존에 설계된 내장형 전류감지기 보다 긴 임계전파지연 시간과 큰 면적을 가지는 테스트 대상회로를 테스트 할 수 있다. HSPICE 모의실험과 같이 제작 칩의 실험결과 제안한 내장형 전류감지기가 회로 내에 삽입된 브리징 고장을 정확하게 검출함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제38권12호
• /
• pp.29-38
• /
• 2001

최근 인터넷 사용자와 인터넷을 통한 다양한 서비스들의 증가로 인한 확장성의 문제점을 해결하기 위하여 IETF(Internet Engineering Task Force)는 새로운 스위칭 기술인 MPLS(Multi-Protocol Label Switching) 기술을 소개하였다. 본 논문에서는 ATM 기반 MPLS망에서 라우터의 레이블 공간을 효율적으로 사용하여 망의 확장성을 높이기 위한 방안인 레이블 통합 기능이 탑재된 LSR(Label Switching Router)을 구현한다. 차등서비스(Differentiated Service)를 제공함에 있어서 레이블 통합 기능을 수행할 수 있는 적합한 구조를 제안하며, 망 폭주 발생 가능성이 있을 시 EPD(Early Packet Discard) 알고리즘을 통한 적응적 폭주 제어를 행함으로써 네트워크 자원의 낭비를 막고, VC-merge와 Non VC-merge 기법을 시뮬레이션을 통해 각각 비교 분석하였다. 제안한 스위치를 VHDL 모델링을 통하여 설계하고, 삼성 $0.5{\mu}m$ SOG 공정을 이용하여 칩을 제작하였다.

• 대한전자공학회논문지SD
• /
• 제48권7호
• /
• pp.57-64
• /
• 2011

SSD(Solid State Disk)는 호스트 인터페이스와 낸드 플래시 메모리의 대역폭 차이를 완충하기 위한 버퍼로 DRAM을 적용하고 있다. 본 논문에서는 대역폭이 높은 고가의 DRAM을 사용하는 대신 저비용으로 SSD의 성능을 향상시킬 수 있는 효과적인 방법을 제안하였다. SSD 데이터는 사용자 데이터, 사용자 데이터 관리를 위한 메타데이터, 데이터의 오류 제어를 위한 FEC(Forward Error Correction) 패리티/CRC(Cyclic Redundancy Check) 등 크게 세 가지로 구분할 수 있다. 본 논문에서는 데이터 유형 별 특성을 고려하여 성능을 향상시키기 위해 모니터링 시스템을 통한 가변적인 버스트 데이터 처리 방법과 페이지 단위를 이용한 FEC 패리티/CRC 방식을 적용하였다. 실험을 통하여 0.07%의 무시할만한 칩 면적의 증가만으로 평균 25.9%의 SSD 성능 개선을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제8권4호
• /
• pp.75-80
• /
• 2003

본 논문에서는 와전류탐상을 기본으로 제작하였으며, 현재 교류 누설 방법을 채용한 비파괴검사는 원리적으로나 장치 구성상의 한계, 및 검출율의 한계를 가지고 있으므로, 본 논문에서는 이러한 점들을 보완, 기존의 시스템보다 장치의 소형화, 시스템 구성비용의 절감화, 결함의 정확한 정량화를 이룰 수 있도록 교류누설 자속탐상 시스템을 설계하였다. 또한, 교류누설탐상 시스템은 특성상 표면의 미세 크랙에 대하여 높은 정밀도를 가지고 있으며, 시스템 제작이 용이하다는 장점을 가지므로 표면 크랙에 중점을 둔 시스템으로 설계하였으며, 기존의 장치와 비교하여, 결함측정시간을 단축하기 위해 DSP320C31(floating 연산가능) 칩을 채용함으로써 넓은 범위의 시편에 대한 결함을 검출하는데 빠르고 정확한 정량화를 이룰수 있게 하였다. 한편 앞으로의 fuzzy 및 membership함수를 채택하여 스텝모터 및 DC모터에 PID제어,PC system-mathlab을 이용 하여 관련분야 지식이 부족한 이를 위하여 실시간으로 PC에 3차원 영상의 결함값을 보일 수 있도록 한 system상 교두보를 제시하였다.

• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.12-17
• /
• 2009

본 논문은 UHF 대역 RFID 시스템의 태그 에뮬레이터를 제안한다. 태그 에뮬레이터는 18000-6C와 EPC global class 1 generation 2 표준을 지원한다. 리더로부터의 송신신호는 PIE 부호화 방식과 ASK 변조방식을 사용하였으며, 태그로부터의 송신신호는 FM0 부호화 방식과 ASK 변조방식을 사용하였다. 송 수신 신호 전달에 대한 처리는 상용 송 수신 칩을 사용한다. 태그 에뮬레이터의 전체 제어와 신호 해석 및 처리는 ARM7 프로세서가 담당한다. 태그 에뮬레이터의 기능 검증은 구현된 C++ 기반의 어플리케이션을 통해 하였다. 프로토콜에 따른 각 파라미터 값은 어플리케이션에서 사용자가 지정하여 검증할 수 있다. 본 논문에서 제안된 태그 에뮬레이터는 여러 가지 설계가능성을 실제적인 환경에서 쉽고 빠르게 평가할 수 있도록 한다.

• 한국위성정보통신학회논문지
• /
• 제8권1호
• /
• pp.54-60
• /
• 2013

인공위성의 임무가 다양해지고 요구사항이 높아짐에 따라 탑재컴퓨터의 성능 향상이 필수적으로 대두되었으며, 인공위성 탑재컴퓨터의 활용도를 높이기 위해 표준화 설계 및 시스템 재구성이 가능한 모듈화 기반으로 개발 되고 있다. 현재 한국항공우주연구원에서 개발 중인 차세대 인공위성의 탑재컴퓨터 경우 높은 성능을 제공하기 위해 SPARC v8 기반의 LEON2-FT/ AT697F 프로세서를 채택하였으며 SpaceWire, MIL-STD-1553B, CAN 등의 다양한 통신 디바이스들을 표준화 된 통신칩으로 구성하여 프로세서에서 PCI 통신을 통해 각종 디바이스들을 제어 및 통신 할 수 있도록 개발 하고 있다. 본 논문에서 차세대 탑재컴퓨터의 LEON2-FT 프로세서와 PCI 기반에서의 시스템 소프트웨어 개발 방안에 대해서 기술하며, PCI 소프트웨어 컴포넌트 설계 및 실시간 운영체제인 VxWorks 6.5 포팅 그리고 개발 된 시스템 소프트웨어를 검증하기 위한 시뮬레이션 방안을 제시한다.

• 한국산업정보학회논문지
• /
• 제18권6호
• /
• pp.17-24
• /
• 2013

거리측정(Ranging-based) 기반 무선측위 알고리즘을 활용하는 무선 네트워크 환경에서 위치추적의 정확도는 노드들 간의 거리측정의 정확도에 크게 좌우된다. 저전력 무선 네트워크 환경에서 거리측정 기반 무선측위의 실용화를 위해서는 하드웨어에서 제공하는 거리측정 정확도를 훼손시키지 않고 그대로 유지할 수 있는 안정된 HAL(Hardware Abstraction Layer)과 MAC(Medium Access Layer) 소프트웨어의 구현이 요구된다. 본 연구에서는 IEEE 802.15.4a를 지원하는 RF 칩인 나노트론(Nanotron)사의 NA5TR1를 기반으로 한 센서노드를 제작한 후 이 노드에 탑재될 IEEE 802.15.4a 소프트웨어 스택의 기본적인 기능을 설계 구현하였다. 소프트웨어 스택은 나노트론 사의 SDS-TWR 기법의 일반모드를 거리측정 알고리즘으로 채택 지원하고 있다. 개발된 센서노드를 활용해 테스트 네트워크를 구축한 후 노드간의 실 환경에서 실시간 거리측정의 정확도를 평가한 결과 SDS-TWR의 일반모드에서 평균 거리측정 오류율은 24.2%인 것으로 나타났다.

• 한국통신학회논문지
• /
• 제35권11B호
• /
• pp.1667-1675
• /
• 2010

본 논문에서는 무선 휴대 장치의 전력공급을 위해 적용 가능한 고효율 PWM/PFM 모드 DC-DC벅 변환기를 제안한다. 휴대성 확보를 위한 간소화된 보상회로를 사용하고, 휴대장치의 대기 모드 및 저부하에서 높은 효율을 갖도록 설계하였다. 휴대 장치 동작 시간의 대부분을 차지하는 대기모드(저부하: 60mA이하) 및 저부하에서의 고효율 동작을 해서 PFM 동작 모드의 제어를 위해서 상대머신을 설계하였다. 칩 측정 결과 동작모드별로 PWM은 93%, PFM은 92.3%의 최대효율을 확인하였다. 측정된 출력 리플전압은 10mV 이하로 나타났다. 제안된 벅 변환기는 $0.35{\mu}m$ CMOS 공정으로 제작하였으며, 3.3V ~ 2.5V의 입력전압을 받아서 1.8V의 전압을 출력하였다.

• 한국광학회지
• /
• 제27권4호
• /
• pp.127-132
• /
• 2016

본 논문에서는 다채널 가변광감쇠기에서 발생하는 열간섭 효과를 차단하여 광효율을 높이기 위하여 펨토초 레이저를 이용하여 트렌치를 가공하였다. 채널간 열간섭으로 인한 광감쇠 제어효율 하락을 막기 위하여, 가변광감쇠기 채널 사이에 펨토초 레이저로 트렌치의 폭과 깊이를 다르게 하여 가공하였고, 적용된 각 칩을 모듈화하여 전류에 따른 광감쇠율 변화를 관찰하였다. 그 결과 광감쇠를 위해 가해진 열이 주변채널에 영향을 매우 작게 미치는 것을 확인하였고, 뿐만 아니라 작은 전류에 광감쇠율이 민감하게 변화하는 것을 확인할 수 있어 효율적인 소자로서 개발 가능함을 확인하였다.

• 한국통신학회논문지
• /
• 제38B권6호
• /
• pp.427-434
• /
• 2013

본 논문은 멀티 채널의 어레이 집적 모듈을 갖는 광트랜시버를 위한 2.5 Gbps 어레이 VCSEL driver의 설계 및 구현에 관한 것이다. 본 논문에서는 광트랜시버에 적용된 1550 nm high speed VCSEL을 드라이브하기 위하여 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 자동 광전력제어 기능을 갖는 2.5 Gbps VCSEL (수직 공진기 표면 방출 레이저) 드라이버 어레이를 구현하였다. 광트랜스미터의 폭넓은 대역폭 향상을 위해 2.5 Gbps VCSEL Driver에 네가티브 용량성 보상을 갖는 능동 궤환 증폭기 회로를 채용한 결과 기존 토폴로지에 비해 대역폭, 전압 이득 및 동작 안정성의 뚜렷한 향상을 보였다. 4채널 칩은 최대 변조 및 바이어스 전류하에서 1.8V/3.3V 공급에서 140 mW의 DC 전력만 소모하고, 다이 면적은 기존 본딩 패드를 포함하여 $850{\mu}m{\times}1,690{\mu}m$를 갖는다.