• Title/Summary/Keyword: 칩처리

검색결과 722건 처리시간 0.033초

TMS320C6701기반의 고속 병렬신호처리보드의 설계 및 구현 (An Implementation of a High Speed Parallel DSP Boards using TMS320C6701)

  • 김진호;전창호;박성주;이동호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
    • /
    • pp.501-504
    • /
    • 2000
  • 근본적으로 방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 시스템의 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 방대한 양의 데이터를 실시간으로 처리할수 있는 병렬 신호처리보드를 설계 및 구현하였다. 이 보드는 DSP칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface Port)포트를 통해 다른 DSP칩의 지역메모리를 액세스 할수 있다. 또한 외부의 호스트 프로세서가 보드 내의 DSP칩에 프로그램을 다운로딩 할수 있다. 보드간의 통신은 PCI 버스를 통하여 이루어지며, DSP칩간의 통신과 DSP칩과 그의 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 보드에서 가장 핵심인 DSP-to-PCI제어기는 하드웨어 언어인 VHDL로 설계하였으며, 시뮬레이션 환경은 Synopsys & ALTERA MaxplusⅡ를 사용하여 검증하였으며, 최종적으로 CPLD(Complex Programable Logic Device)칩을 사용하여 구현하였다.

  • PDF

AES-128 암호화 칩의 VHDL 설계 (VHDL Design of AES-128 Crypto-Chip)

  • 김방현;김태큐;김종현
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
    • /
    • pp.862-864
    • /
    • 2002
  • 정보 보안을 위한 암호화 처리는 각종 컴퓨터 시스템이나 통신시스템에서 부가적으로 수행되기 때문에암호화 속도가 느린 경우에는 시스템의 속도 지연을 유발시키게 된다. 따라서 고속의 컴퓨터 연산이나 고속통신에 있어서 이에 맞는 고속의 암호화는 필수적으로 해결되어야 할 과제인데, 이것은 암호화 및 복호화를 하드웨어로 처리함으로서 가능하다. 본 연구에서는 차세대 표준 암호화 알고리즘인 AES-128의 암호화와 복호화를 단일 ASIC칩에 구현하고, 인터페이스 핀의 수와 내부 모듈간의 버스 폭에 따른 칩의 효율성을 평가하였다. 이 연구에서 VHDL 설계 및 시뮬레이션은 Altera 사의 MaxPlus 29.64를 이용하였으며, ASIC 칩은 Altera 사의 FLEXIOK 계열의 칩을 사용하였다.

  • PDF

TMS320C6701 을 이용한 병렬 DSP 시스템 개발 (Development of Parallel DSP System Using TMS320C6701)

  • 이태호;정수운;이동호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.821-824
    • /
    • 2001
  • 본 논문에서는 TMS320C6701 을 이용하여 방대한 양의 데이터를 실시간으로 처리할 수 있는 병렬 DSP 시스템을 설계 및 구현한 것에 대하여 나타내었다. 이 병렬 DSP 시스템은 DSP 칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface)포트를 통해 다른 DSP 칩의 지역메모리를 엑세스 할 수 있으며, 또한 외부의 호스트 프로세서가 보드 내의 DSP 칩에 프로그램을 다운로딩 할 수 있도록 설계하였다. DSP 칩에 의해 처리된 신호는 PCI 버스를 통하여 호스트로 전송되며, DSP 칩에서 DSP 칩 또는 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 병렬 DSP 시스템을 통하여 고속의 병렬신호처리를 수행 할 수 있다.

  • PDF

DFWMAC의 고속처리를 위한 회로 설계 및 구현 (Design and Implementation of High Performance DFWMAC)

  • 김유진;이상민;정해원;이형호;기장근;조현묵
    • 한국통신학회논문지
    • /
    • 제26권5A호
    • /
    • pp.879-888
    • /
    • 2001
  • 본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

  • PDF

다중칩을 이용한 어레이시스템의 결함허용 설계 (Fault-Tolerant Design of Array Systems Using Multichip Modules)

  • 김성수
    • 한국정보처리학회논문지
    • /
    • 제6권12호
    • /
    • pp.3662-3674
    • /
    • 1999
  • 본 논문에서는 대용량 병렬처리를 위한, 결함허용 다중칩을 이용해서 제조된 어레이시스템에서 여분장치 최적화와 관련된 설계문제를 다룬다. 수율과 신뢰성을 고려한 최적의 비용효과적인 다중칩 설계를 위한 새로운 계량적 방법을 제안하고 결함허용 다중칩의 운영신뢰성에 미치는 잠재여분의 효과를 분석한다. 특히 불완전한 지원회로, 칩조립수율과 어레이위상의 문제들에 대하여 논한다. 광범위에 걸친 분석결과에 따르면 제안한 방법은 수율과 신뢰성을 고려한 대용량 병렬처리 응용분야에 사용되는 다중칩 어레이 설계에 기존방법보다 매우 효율적으로 적용 가능하다.

  • PDF

목질칩의 축분뇨 정화재로의 이용 (Utilization of Wood Chips for Disposing of Swine Manure)

  • 최인규
    • 한국환경농학회지
    • /
    • 제20권4호
    • /
    • pp.203-210
    • /
    • 2001
  • 숲가꾸기사업 등의 산림사업에 의하여 발생하는 미이용 산림자원의 고부가가치로의 이용을 위하여 유효 세립 목질칩을 제조하여 목질칩의 특성, 분뇨처리 선능, 정화조 적용시험 및 제반 조건 탐색 및 제작을 시도하였다. 시판중인 일본산 삼나무칩으로 제조된 바이오클러스터는 공극율, 수분보유율, 투수계수가 우수하고, 열수추출물함량이 적고 셀룰로오스함량이 상대적으로 높게 나타났으며 해부학적 특성에서 방사단면 유연막공의 화학적 처리 흔적은 없으며 삼나무칩과 비교시 횡단면 가도관의 세포막이 얇고 공극이 상대적으로 큰 것으로 나타났다. 돈분뇨 정화용 적정 목질칩 크기는 10 (길이) ${\times}$ 5 (너비) ${\times}$ 2 (두께) mm이였으며 소나무 및 현사시외 전셀룰로오스함량이나 열수추출물함량이 바이오클러스터에 근접하였다. 처리과정에서 돈분뇨는 만재 (晩材)보다는 조재 (早材)의 세포내강에 충전되어 있으며 목질칩의 표면층에서는 세포막이 미생물 공격에 의하여 파괴된 흔적이 있었으나 장기간 사용이 가능한 것으로 추정되었다. 목질칩 종류별 돈분뇨 분해능에서 소나무 > 잣나무 > 삼나무 순으로 나타나 소나무 또는 잣나무 무처리 목질칩이 돈분뇨 분해용 정화조 사용에 적당한 것으로 판단되었다. 목질칩에 의한 돈분뇨 분해는 시간별로 일정하게 분해량을 유지 ($15{\sim}16$ g/시간/kg칩)하며 잣나무 1톤 칩 이용시 일일 돈분뇨 분해량은 390 kg (약 70두 분량)이였다. 목질칩에 의한 돈분뇨 장기처리시 40일간 처리 목질칩은 전질소함량이 안정화되었고 pH도 적정 수준이나 칼슘, 인, 칼륨, 나트륨 등이 초기 칩과 비교하여 $31{\sim}118$배 이상 축적되며, 처리칩은 흑갈색을 띄며 냄새가 없었다. 목질칩에 의한 돈분뇨 계절별 처리시 동절기에도 정화조 내부온도 $43^{\circ}C$ 이상을 유지하며 발효가 정상적으로 진행되나 분뇨의 점도 및 pH 상승으로 기포가 발생하므로 대형정화조 제작시 송풍 및 기포처리장치 필요를 확인하였다. 최적 목질칩과 돈분뇨 투입 비율은 $1:2{\sim}1:3$이며, 1:3비율이상에서 혐기화로 인한 암모니아가스 악취 발생, 시간당 3분 교반시 제일 양호한 분해능을 나타냈다.

  • PDF

목질칩을 이용한 분뇨 발효 시 목질칩과 돈분뇨의 성분 변화 (Characteristics of Fermented Wood Chips and Pig Manure)

  • 김명길;최돈하;최인규
    • 임산에너지
    • /
    • 24권2호
    • /
    • pp.1-9
    • /
    • 2005
  • 친환경적으로 돈분뇨를 처리하기 위하여 목질칩을 이용한 정화조에서 장기 처리한 목질칩과 돈분뇨 성분의 변화 양상을 관찰하였다. 자체 제작한 정화조에 히터를 가동하면서 3일 후 발효 적정온도인 $55{\sim}60^{\circ}C$에 도달하였고, $180{\iota}$/일 돈분뇨 분해능을 보기는 정화조에서 사용하는 목질칩의 성분은 돈분뇨의 처리시기가 경과함에 따라 회분의 양이 증가하여 돈분뇨 자체에 포함되어 있는 여러 무기물 함량이 더해진 것으로 보였다. 알칼리와 유기용매추출물 및 Klason 리그닌함량은 거의 변화가 없었고, 무처리칩에 비해 흘로셀룰로오스의 양은 약 10% 감소하여 발효 중 목질칩이 부탄소원으로 이용되었을 가능성이 있다고 판단되었다. 장기 처리된 돈분뇨의 성분 중 무기물 함량($Ca^{2+},\;Mg^{2+},\;K^+,\;Na^+$ 등)은 무처리칩에 비해 처리기간에 파라 증가하는 경향을 보였고, 중금속(Cd, As, Cu 등)은 거의 검출되지 않았다. 돈분뇨 원액에 비해 전질소 함량은 감소하나 무처리칩보다는 높은 수치를 보여 나중에 돈분뇨를 발효, 분해한 목질칩을 산지의 퇴비화에 사용해도 환경적 문제가 없을 것이라고 판단되었다. 장기 처리에 따른 미생물 변이는 반응기 내의 온도가 급격히 상승하면서 생균수가 증가하였다.

  • PDF

방사온도계에 의한 침 형태 인식 (Identification of Chip Form Using Pyrometer)

  • 백인환;권혁준;정우섭;심재형
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1994년도 추계학술대회 논문집
    • /
    • pp.138-143
    • /
    • 1994
  • 최근 절삭공정은 다량의 칩을 생성시킬 수 있는 고능률화를 지향하고 있으므로 공작기계의 능력을 충분히 이용하려면 고속 가공에 따른 칩처리 문제가 선결되어야 한다. 고속가공시 발생하는 연속형 칩은 공구의 마모를 촉진하고 제품의 표면에 흠집을 내기도 하며 절삭점 부근에 칩이 엉기는 경우 여러가지 트럭블을 일으키게 되므로 가공계의 무인화, 자동화를 가로막는 가장 큰 요소가 되고 있다. 본 연구에서는 방사온도계를 이용하여 각 가공에 있어서 칩 상태에 따른 방사온도계의 출력값을 검토한 후 퍼지추론을 통하여 실시간으로 칩상태를 판별할수 있는 알고리즘을 개발하여 실험을 통해 그 성능을 평가하였다.

  • PDF

다구찌 기법을 사용한 절단 바이트의 칩 브레이커 형상에 관한 연구 (A Study on the Geometry of Chip Breaker of the Cut-off Tools Using Taguchi Method)

  • 신현수;허용정
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2006년도 춘계학술발표논문집
    • /
    • pp.112-115
    • /
    • 2006
  • 본 논문에서는 무인 생산 공정의 선삭 가공 시 발행하는 칩의 처리에 관한 연구를 수행하였다. 선삭시 발생되는 칩은 부품의 정밀도와 표면 조도를 저하시키는 등 품질 저하와 함께 생산성을 저해하는 요소가 되기도 한다. 이러한 칩을, 칩 브레이커를 사용하여 작은 곡률 반경으로 절단함으로써 칩 제거를 효율적으로 제어한다. 그와 함께, 다구찌 기법을 적용하여 최적의 조건으로 칩 브레이커 형상 설계 인자를 도출하는데 그 목적이 있다.

  • PDF