Fault-Tolerant Design of Array Systems Using Multichip Modules

다중칩을 이용한 어레이시스템의 결함허용 설계

This paper addresses some design issues for establishing the optimal number of spare units in array systems manufactured using fault-tolerant multichip modules(MCM's) for massively parallel computing(MPC). We propose a new quantitative approach to an optimal cost-effective MCM system design under yield and reliability constraints. In the proposed approach, we analyze the effect of residual redundancy on operational reliability of fault-tolerant MCM's. In particular, the issues of imperfect support circuitry, chip assembly yield and array topology are investigated. Extensive parametric results for the analysis are provided to show that our scheme can be applied to design ways using MCM's for MPC applications more efficiently, subject to yield and reliability constraints.

본 논문에서는 대용량 병렬처리를 위한, 결함허용 다중칩을 이용해서 제조된 어레이시스템에서 여분장치 최적화와 관련된 설계문제를 다룬다. 수율과 신뢰성을 고려한 최적의 비용효과적인 다중칩 설계를 위한 새로운 계량적 방법을 제안하고 결함허용 다중칩의 운영신뢰성에 미치는 잠재여분의 효과를 분석한다. 특히 불완전한 지원회로, 칩조립수율과 어레이위상의 문제들에 대하여 논한다. 광범위에 걸친 분석결과에 따르면 제안한 방법은 수율과 신뢰성을 고려한 대용량 병렬처리 응용분야에 사용되는 다중칩 어레이 설계에 기존방법보다 매우 효율적으로 적용 가능하다.