• 제목/요약/키워드: 칩저항

검색결과 229건 처리시간 0.021초

V2O5 도핑한 페라이트 페이스트로 제조된 칩인덕터의 자기적 특성 (Magnetic Properties of Chip Inductors Prepared with V2O5-doped Ferrite Pastes)

  • 제해준
    • 한국자기학회지
    • /
    • 제13권3호
    • /
    • pp.109-114
    • /
    • 2003
  • NiCuZn 페라이트에 $V_2O_{5}$를 0~0.5 wt% 첨가하여 페라이트 페이스트를 준비한 후,스크린 인쇄법으로 내부전극이 4.5회 회전된 임의의 크기(7.7$\times$4.5$\times$l.4 mm)의 칩인덕터를 제조하여, $V_2O_{5}$ 첨가량에 따른 미세구조 및 자기적 특성 변화를 분석하였다. $V_2O_{5}$첨가량이 증가할수록 액상소결이 발달하여 페라이트 입계에 내부전극 Ag의 확산과 Cu 석출 현상이 촉진되고, 이로 인하여 과대입자성장이 발달되었다. 이러한 현상은 칩인덕터의 자기적 특성에 큰 영향을 미쳐,900 $^{\circ}C$에서 소결된 $V_2O_{5}$ wt% 첨가시편의 주파수 10 MHz에서의 인덕턴스 값이 3.7$\mu$H로 0.3 wt% 첨가 시편의 4.2 $\mu$H보다 작게 나타났는데, 이는 Ag와 Cu의 석출량이 많아짐에 따라 잔류응력 발생이 심화되기 때문으로 생각된다 또한 $V_2O_{5}$ 0.5 wt% 첨가한 시편의 경우 소결온도가 증가함에 따라 품질계수 값이 감소하였는데, 이 결과도 페라이트 입계에서의 Ag나 Cu의 금속성분의 석출량 증가 및 과대입자성장에 의한 입자크기 증대로 인하여 전체 전기비저항이 감소되기 때문인 것으로 생각된다. 결론적으로 자기적 특성을 고려할 때 0.3 wt%가 적정 첨가량으로 나타났다.

Self Calibration Current Bias 회로에 의한 10-bit 100 MSPS CMOS D/A 변환기의 설계 (A 10-bit 100 MSPS CMOS D/A Converter with a Self Calibration Current Bias Circuit)

  • 이한수;송원철;송민규
    • 대한전자공학회논문지SD
    • /
    • 제40권11호
    • /
    • pp.83-94
    • /
    • 2003
  • 본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6+4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.

0.18 ㎛ CMOS 공정을 이용한 저 전력 1 Ms/s 12-bit 2 단계 저항 열 방식 DAC (A Low-Power 1 Ms/s 12-bit Two Step Resistor String Type DAC in 0.18 ㎛ CMOS Process)

  • 유명섭;박형구;김홍진;이동수;이성호;이강윤
    • 전자공학회논문지
    • /
    • 제50권5호
    • /
    • pp.67-74
    • /
    • 2013
  • 본 논문은 무선 센서분야를 위한 1MS/s rate의 저 전력 12-bit 2단계 저항 열 DAC를 제시하고 있다. 2단계 저항 열 구조를 채택함으로써 복잡함을 줄이고, 소비 전력을 최소화 하고 변환속도를 증가 시킬 수 있었다. 이 칩은 $0.18{\mu}m$ CMOS 공정에서 제작 되었으며, Die 면적은 $0.76{\mu}m{\times}0.56{\mu}m$ 이다. 1.8V의 공급 전압으로부터 측정된 전력 소비는 1.8 mW 이다. 샘플링 주파수가 1MHz 이하에서 측정된 동적 동작범위(Spurious-Free Dynamic Range: SFDR)은 70dB 이다.

실리사이드 제조공정에 따른 CMOS의 전기적 특성 비교

  • 김종채;김영철;김기영;서화일;김노유
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2001년도 추계 기술심포지움
    • /
    • pp.209-212
    • /
    • 2001
  • DRAM과 Logic을 하나의 칩 위에 제조하기 위한 EDL (Embedded DRAM and Logic) 기술에 코발트 실리사이드가 접촉저항을 낮추기 위해 사용된다. 본 연구에서는 코발트 실리사이드 제조에 사용되는 보호막이 CMOS 소자의 전기적 특성에 미치는 영향을 조사하였다. EDL 제조공정이 완전히 진행된 소자에 적용된 실리사이드가 누설전류에 미치는 영향을 비교하였다. 또한 실리사이드 보호막이 전기적 신호의 delay에 미치는 영향을 평가하기 위해, 99개의 CMOS 인버터가 직렬연결되어 있는 평가패턴을 사용하였다. 이상의 결과로 TiN 보호막이 pMOSFET의 전류전달 능력과 그 결과로 생기는 속도지연 측면에서 Ti 보호막보다 우수함을 알 수 있었다.

  • PDF

Drill 가공에 있어서 ADI 재료의 절삭성에 관한 연구

  • 조상순;장성규;조규재;전언찬
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1993년도 추계학술대회 논문집
    • /
    • pp.126-130
    • /
    • 1993
  • 소경드릴가공은 많은 기계가가공중에서도 가장 곤란한 가공의 하나이다.그것은 가공구멍단면 이하의 공간속에서 공구강성이나 칩처리들이 고려되어야 한다는 엄격한 제한이 소경이란 형태에서 한층 어려워지기 때문이다.소경의 구멍가공은 최근 전자제품,우주항공기 부품,소형정밀부품, 섬유산업의 광섬유관련품 등에 까지 수요가 증가함에 따라 레이져가공,전자빔가공,전해가공과 같은 전기물리적가공법이 많이 사용되고 있지만 생산성 및 가공정밀도의 관점에서 만족스러운 결과를 얻을 수 없는 실정이다, 이에반해 기계가공인 소경드릴가공은 공구강성저하로 인해 쉽게 파손된다는 점은 있지만 가공정도가 양호하고 종횡비가 높은 가공이 가능하여 실용화가 가장 좋은 분야라고 할수 있다. 이로 인해 최근에는 여기에 관한 많은 연구가 지행되고 있다. 또한 기계가공의 자동화가 진전됨에 따라서 단일공국의 대표적 공구인 바이트의 결함을 검출하는것 못지않게 드릴의 마멸이나 절손의 검출 또는 예측이 중요한 문제로 부각됨에 따라 절삭저항의 이용이 증가할 것으로 생각된다. 따라서 본 연구에서는 ADI에 포함된 Si량이 드릴가공시 ADI의 피삭성에 미치는 영향을 절삭조건을 변화시켜 고찰함과 동시에 공구수명에 대하여 고찰하였다.

  • PDF

유한 요소법을 이용한 마이크로파용 칩 인덕터의 특성 해석 (Characteristic Analysis of Spiral Inductor Using Finite Element Method for RF IC's)

  • 홍성욱;이준호;이세희;박일한
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2003년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.276-278
    • /
    • 2003
  • 본 논문에서는 축대칭 유한요소법을 이용하여 고주파에서 사용하는 스파이럴 인덕터를 분석하였다. 스파이럴 인덕터는 고주파 운용시 인덕터 도체에서 발생하는 표피 효과와 근접 효과, 실리콘 기판의 전도성으로 인한 와전류에 의한 저항 손실, 그리고 대류 전류에 의한 기생 용량으로 인덕턴스의 감소와 같은 현상이 발생한다. 이러한 다양한 전자기적 기생 효과들이 실리콘 기판에서 스파이럴 인덕터의 성능을 저하시키게 된다. 그러므로 이러한 점들이 실리콘 기판에서 스파이럴 인덕터를 설계 및 모델링 함에 있어서 동기를 부여해 준다. 그래서 우리는 복잡한 형상에도 적용이 용이한 유한요소법을 이용하여 스파이럴 인덕터를 해석 및 설계하였다.

  • PDF

휴대용 컴퓨터내의 이상유동 냉각시스템을 이용한 모사칩의 열성능에 관한 연구 (A Study on Thermal Performance of Simulated Chip using a Two Phase Cooling System in a Laptop Computer)

  • 박상희;최성대
    • 한국기계가공학회지
    • /
    • 제10권3호
    • /
    • pp.53-59
    • /
    • 2011
  • In this study, a two-phase closed loop cooling system is desinged and tested for a laptop computer using a FC-72. The cooling system is characterized by a parametric study which determines the effects of existence of a boiling enhancement microstructure, initial system pressure, volume fill ratio of coolant and inclination angle of condenser on the thermal performance of the closed loop. Experimental data show the optium condition when the volume ratio of working fluid is 70%, the pump flowing is 6ml/min, and the inclination angle of condenser is $0^{\circ}$. This research shows the maximum values which can dissipate 33W of chip power with a chip temperature maintained at $95^{\circ}C$.

UHF 밴드 도체 태그용 RFID 안테나 설계 (Design of Metallic Object Tag Antenna for UHF Band RFID System)

  • 성하원;정병호;손태호
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2007년도 춘계학술발표논문집
    • /
    • pp.192-194
    • /
    • 2007
  • 본 논문에서는 금속체에 RFID 태그 안테나를 부착 시 태그 인식이 가능하도록 태그 안테나를 설계 및 제작하였다. 기존 도체 태그용 RFID 안테나는 크기가 큰 단점이 있으나, 본 논문에서는 미앤더 구조를 제안하여 안테나 크기의 소형화에 중점을 두었다. 2 개의 유전체를 결합하여 도체에서의 특성 감소를 최소화 하였고 급전부와 단락부의 간격조절로 사용된 칩 저항인 77-j100옴과의 conjugate 매칭을 유도 하였다. 태그의 크기는 30 ${\times}$ 40 mm로 기존의 태그안테나에 비해 소형임에도 임피던스 특성을 얻을 수 있음을 확인하였다. 대역폭은 UHF대역을 만족하는 $900MHz{\sim}921MHz$를 얻었고, 도체에 태그를 부착 후 인식거리 측정에 있어서도 기존 제품과 유사한 특성을 얻었다.

  • PDF

BGA 패키지에 사용된 유/무연 솔더의 신뢰성 평가 (Reliability Estimation of Lead and Lead-free Solder Used in BGA Packages)

  • 이억섭;허만재;명노훈;김동혁
    • 한국신뢰성학회지:신뢰성응용연구
    • /
    • 제5권3호
    • /
    • pp.327-342
    • /
    • 2005
  • 전자 패키지가 열을 받을 때 회로기판과 칩의 열팽창계수 차이에 의해 발생되는 응력은 솔더 조인트의 파손에 영향을 미친다. 본 연구에서는 이 영향을 정량적으로 규명하기 위하여 열충격시험기를 이용해 얻어진 솔더 조인트의 전기저항 변화와 수명과의 상관관계를 규명하였고, BGA솔더 조인트의 수명을 정량적으로 도출하였다. 또한 Sn-3.5Ag-0.5Cu 무연 솔더와 63Sn-37Pb 유연 솔더를 위의 실험에 동시에 적용시켜 건전성을 FORM(first-order reliability method)과 Weibull Function Model을 이용해 비교하였다.

  • PDF

런아웃을 고려한 측면 엔드밀 가공의 절삭력 분석 (An Analysis of the Cutting Force for Peripheral End-milling Considering Run-out)

  • 김종도;윤문철;김병탁
    • 한국기계가공학회지
    • /
    • 제11권4호
    • /
    • pp.7-12
    • /
    • 2012
  • The cutting force for peripheral end-milling considering run-out property was estimated and its result was compared with that of measured one. An experimental coefficient modelling was used for the formulation of theoretical end-milling force by considering the specific cutting force coefficient. Also, the specific cutting force, that is the multiplication of specific cutting force coefficient and uncut chip thickness, was used for the prediction of end-milling force. The end-milling force mechanics with run-out was presented for the estimation of theoretical force in peripheral end-milling by considering the geometric shape of the workpiece part. As a result, the estimated end-milling force shows a good consistency with the measured one. And it can be used for the prediction of force history in end-milling with run-out which incurs different start and exit immersion angle in entering and exiting condition.