• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.05a
• /
• pp.398-402
• /
• 1999

본 논문에서는 MCM기술을 사용한 ATM용 Switching칩을 구현하고, 그 기능을 검증하였다. Switching칩의 MCM구현을 위해 기능 검증 및 상용화가 이루어진 기존 칩들의 VHDL코드를 이용하여 패키지 모델을 생성하였고, 칩의 검증은 VHDL 테스트벡터를 생성하고, 입ㆍ출력 값을 얻었다. 얻은 입력 데이터를 칩 테스트장비에 입력하여 구현된 칩에 넣고 나오는 출력을 벡터 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 다양한 기능의 검증을 위하여 3가지 패턴의 벡터를 생성, 그 성능을 검증하였다. 본 연구에서 생성된 테스트 벡터는 썬 웍스테이션 상에서 Synopsys사의 툴인 vhdl analyzer와 vhdl debugger를 이용하여 simulation하였고, 각 벡터들의 입출력을 텍스트로 얻었다. 그리고 칩의 기능 시험을 위하여 일반적으로 사용되는 Trillium 장비를 사용하였다. 본 연구를 통하여 MCM후에 생성된 벡터의 입ㆍ출력 값과 테스트장비로부터 얻은 출력이 여러 기능들에 대하여 일치됨을 알았다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2013.11a
• /
• pp.141-142
• /
• 2013

홀로그램을 생성하기 위해서는 방대한 양의 연산이 필요하다. 또한 고속의 홀로그램 생성 하드웨어는 많은 량의 데이터를 처리하기 때문에 많은 량의 메모리 접근이 필요하다. AP(Application Processor) 칩과 같이 여러 기능을 수행하는 칩 내에서 같이 구동할 경우 메모리 접근 때문에 칩 전체적인 영향을 준다. 따라서 본 논문은 이전 연구에서의 고속 홀로그램 생성을 위한 하드웨어에서 메모리 접근에 대하여 고찰하고 본 연구팀에서 구현한 시스템 모델을 이용하여 접근 방법을 통하여 홀로그램 생성기의 메모리 접근속도에 대하여 분석하였다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2442-2444
• /
• 2002

표면실장형 인쇄회로기판 조림용 칩마운터의 효율적인 운용을 위한 부품 장착 순서를 최적화하는 방법을 모색한다. 연구 과정은 멀티헤드 칩마운터 부품장착 순서를 동적계획법으로 수학식으로 모델링하고, 동적계획법의 방법으로 대상 칩마운터의 장착 순서를 생성한다. 생성된 결과는 다른 알고리즘을 적용하여 생성된 결과와 비교 분석을 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2006.11a
• /
• pp.609-612
• /
• 2006

본 연구는 진단용 DNA 칩의 자동판독 시스템을 제안하는 것을 목적으로 한다. 일반적인 자동판독 시스템의 사양을 정의하고 그 구현방법을 제안하였다. 응용 예로서 자궁경부암 진단용 DNA 칩을 대상으로 GenePix 스캐너 프로그램 환경에 적용하였다. 영상획득은 GenePix 의 라이브러리를 사용하여 HTML 언어로 구현하였고, 영상의 판단과 보고서 생성은 Microsoft Visual C++ 6.0를 사용하여 COM 형태로 구현하였다. 결과 보고서는 한글 2002 문서에 환자 정보와 결과 정보 등에 해당하는 곳에 미리 정의된 표지문자열들을 삽입하여 템플릿을 만들었다. 판독 시스템은 템플릿을 읽어들여 처리 결과의 내용으로 표지문자열들을 치환하여 보고서를 생성하였다. 제안한 시스템을 통해서 스캐닝을 통한 영상획득, 영상읠 판독, 결과 보고서 생성으로 구성된 전체 판독과정이 사용자의 개입 없이 자동으로 처리될 수 있었다. 본 시스템은 기존에 수작업을 자동화여 판독 시간을 단축하고 판독 기준을 정량화하여 진단용 DNA 칩이 대량검사 활용되는 공헌할 것으로 기대된다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1994.10a
• /
• pp.138-143
• /
• 1994

최근 절삭공정은 다량의 칩을 생성시킬 수 있는 고능률화를 지향하고 있으므로 공작기계의 능력을 충분히 이용하려면 고속 가공에 따른 칩처리 문제가 선결되어야 한다. 고속가공시 발생하는 연속형 칩은 공구의 마모를 촉진하고 제품의 표면에 흠집을 내기도 하며 절삭점 부근에 칩이 엉기는 경우 여러가지 트럭블을 일으키게 되므로 가공계의 무인화, 자동화를 가로막는 가장 큰 요소가 되고 있다. 본 연구에서는 방사온도계를 이용하여 각 가공에 있어서 칩 상태에 따른 방사온도계의 출력값을 검토한 후 퍼지추론을 통하여 실시간으로 칩상태를 판별할수 있는 알고리즘을 개발하여 실험을 통해 그 성능을 평가하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.9
• /
• pp.40-49
• /
• 2011

Integrating massive components and low-power policies have been actively investigated for system-on-chip designs. But in recent years, finding the optimal interconnection structure among heterogeneous components has emerged as a critical system design issue. Therefore, various simulation tools to model interconnection designs are being developed and performance evaluation of simulation is reflected in the real design. But most of the simulation environments employ traffic generation based on the mathematical probability functions, and such traffic generation cannot fully cover for various situations that may be occurred in the real system. Therefore, the demand for traffic pattern generation based on real applications is increasing. However, there have been few simulators that adopt application-specific traffic generators. This paper proposes a novel traffic generation method in simulating various interconnection structures for multi-processor system-on-chip design. The proposed traffic generation method can generate traffic patterns that can reflect the actual characteristics of the application and evaluate the performance of an interconnection structure under more realistic circumstance than traffic patterns using mathematical probability functions. By comparing the differences between the proposed method and the one based on mathematical probability functions, this paper shows advantages of the proposed traffic generation method.

• Transactions of the Korean Society of Machine Tool Engineers
• /
• v.10 no.1
• /
• pp.30-35
• /
• 2001

Nickel-based heat resisting alloys are commonly used for high temperature application such as in aircraft engines and gas turbines. In this paper, the machinability of Nickel-based heat resisting alloys was investigated with respect to the wear and the chip formation by tool type and cutting condition. Relationship between three types of tool and chip formation was experimentally investigated. Among the three types of tool tested, coated tools(CVD, PVD) ara available for the difficult-to-cut-materials such as Nickel-based heat resisting alloys and etc.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.3
• /
• pp.66-66
• /
• 2001

새로운 마이크로프로세서의 설계, 최적화, 그리고 완성 후 어플리케이션의 작성 단계에서 칩의 명령어 집합 시뮬레이션은 필수적인 요소이다. 그러나, 기존의 시뮬레이션 툴들은 저 수준의 하드웨어 기술언어와 게이트 레벨 이하의 시뮬레이션으로 인해 시뮬레이터 구성과 실행 시에 상당한 시간적 지연을 초래하고 있다. 본 논문에서는 이러한 문제들을 해소하고 칩 제작과정에서 발생하는 잦은 설계 변경에 유연성 있게 대응할 수 있는 레지스터 전송 수준의 명령어 집합 시뮬레이터 생성기를 제안하며 그 설계 및 구현에 관해 기술한다.

• Transactions of the Korean Society of Mechanical Engineers
• /
• v.15 no.1
• /
• pp.139-144
• /
• 1991

Chip flow angle is one of the important factors to be determined for the scheme of Chip Control. Up to now, however, a dependable way to predict the chip flow angle in practical cutting has not been established satisfactorily. In this paper a rather simple theoretical prediction of chip flow angle is tried based on some already widely confirmed hypotheses. The developed equation of chip flow angle contains the parameters of depth of cut d, feed rate f, nose radius $r_{n}$ side cutting edge angle $C_{s}$, side rake angle .alpha.$_{s}$ and back rake angle .alpha.$_{b}$. Theoretical results of chip flow angle given by this study bas been shown in a good agreement with experimental ones.s.s.s.s.

• Proceedings of the Optical Society of Korea Conference
• /
• 2005.02a
• /
• pp.156-157
• /
• 2005

Monte Carlo photon simulation 기법을 사용하여 광추출효율 관점에서 InGaN LED를 분석하였다. InGaN/sapphire 칩의 경우, AlInGaP나 InGaN/SiC 칩에서와는 달리, 칩의 측벽면을 기울여 주는데서 오는 광추출효율 개선 효과는 매우 미미하였다. 이는 InGaN/sapphire 칩의 경우 사파이어 기판의 굴절률 상대적으로 작아서 활성층으로부터 생성된 광자들의 상당량이 기판으로 넘어갈 때 전반사현상으로 말미암아 기판으로 넘어가지 못하고 상대적으로 두께가 매우 얇은 에피택시 층에 갇히기 때문으로 파악되었다. 이와 같은 효과는 epitaxial side down mount의 광추출효율이 크게 개선되지 못하는 원인으로도 작용하게 되는데, epitaxial side down mount의 잠재력을 살릴 수 있는 방안의 하나는 texture된 기판위에 결정층을 성장시키는 것이라고 할 수 있다.