

MCM기술을 사용한 ATM용 Swithching칩 구현

김남우^{*}, 이정희^{**}, 한인탁^{***}, 윤재석^{***}, 허창우^{*}

목원대학교 대학원^{*}, 한국전자통신연구원^{**}, 대진대학교 컴퓨터공학과^{***}

An Implementation of the switching-chip for ATM using the MCM technology.

Nam-woo Kim^{*}, Jung-hee Lee^{**}, In-tark Han^{***}, Jae-Seog Yoon^{***}, Chang-wu Hur^{*}

^{*}Mokwon University, ^{**}Electronics and Telecommunications Research Institute.

, ^{***}Daejin University.

E-mail : gotree94@home.mokwon.ac.kr

요 약

본 논문에서는 MCM기술을 사용한 ATM용 Switching칩을 구현하고, 그 기능을 검증하였다. Switching칩의 MCM구현을 위해 기능 검증 및 상용화가 이루어진 기존 칩들의 VHDL코드를 이용하여 패키지 모델을 생성하였고, 칩의 검증은 VHDL 테스트벡터를 생성하고, 입·출력 값을 얻었다. 얻은 입력 데이터를 칩 테스트장비에 입력하여 구현된 칩에 넣고 나오는 출력을 벡터 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 다양한 기능의 검증을 위하여 3가지 패턴의 벡터를 생성, 그 성능을 검증하였다.

본 연구에서 생성된 테스트 벡터는 썬 웍스테이션 상에서 Synopsys사의 툴인 vhdl analyzer와 vhdl debugger를 이용하여 simulation하였고, 각 벡터들의 입출력을 텍스트로 얻었다. 그리고 칩의 기능 시험을 위하여 일반적으로 사용되는 Trillium 장비를 사용하였다.

본 연구를 통하여 MCM후에 생성된 벡터의 입·출력 값과 테스트장비로부터 얻은 출력이 여러 기능들에 대하여 일치됨을 알았다.

1. 서론

지금까지 빠른 속도와 다양한 매체의 서비스를 위한 스위치 설계에 관한 많은 연구가 이루어져 왔다. ATM은 이러한 다양한 서비스를 지원하는 광대역 정보통신망의 전달 및 교환 기술로서 채택되었다.

최근 수년간 다양한 구조가 제안되었고, 수백 Mbps에서 수십 Gbps에 이르는 링크 속도를 지원하는 공간 분할 패킷 스위치는 광 경로를 포함하는 초고속의 스위치 경로를 제공한다. 이러한 초고속의 스위치 기술은 최근의 고속이고 초 집적의 VLSI 기술과 광 교환 소자를 통하여 실현될 수 있다.

이러한 VLSI 설계 기술의 발달과 더불어 시장에서의 경쟁력을 가지는 시스템의 개발을 위하여 적은 지연과 작은 크기, 그리고 빠른 개발 시간을 제공하는 새로운 패키징 기술인 MCM이 출연하게 되었다.

본 논문에서는 이러한 장점을 가지는 MCM기술을 사용한 ATM용 Switching칩을 구현하고, 그 기능을 검증하였다. Switching칩의 MCM구현을 위해 기능 검증 및 상용화가 이루어진 기존 칩들의 VHDL코드를 이용하여 패키지 모델을 생성하였고, 칩의 검증은 VHDL 테스트벡터를 생성하고, 입·출력 값을 얻었다. 얻은 입력 데이터를 칩 테스트장비에 입력하여 구현된 칩에 넣고 나오는 출력을 벡터 시뮬레이션을 통해 얻은 결과 값과 비교하였다. 다양한 기능의 검증을 위하여 3가지 패턴의 벡터를 생성, 그 성능을 검증하였다.

본 연구를 통하여 MCM후에 생성된 벡터의 입·출력 값과 테스트장비로부터 얻은 출력이 여러 기능들에 대하여 일치됨을 알았다.

2. MCM의 개요

다중 칩 모듈은 큰 부피의 제품들과 조립품들에서 많은 용용을 가지는 특별화된 집적 회로 설계와 패키징 기술이다. 원초적으로 고속 성능 용용을 가능케 하고, 기판 신호 품질 문제를 해결하는 쪽으로 발전되었으므로, 다음을 요구하는 생 산품 설계자들에 의해 MCM은 구현되었다.

단일 칩 표면 실장(SMT)이나 볼 격자배열(BGA) 패키징을 사용하여 이미 만들어진 것보다 더 작은 형태의 요소, 다른 상호연결과 패키징 기술을 사용한 일반적으로 사용 가능한 것보다 더 나은 칩과 칩 사이의 신호의 품질, MCM 구현에 의해 상당히 향상될 수 있는 선택된 전기적인 특징은 전달 시간 감소와 향상된 상승 및 하강시간, 적은 시스템 잡음을 포함하고, 범용 IC 사용하는 데 있어, 사용가능한 시간보다 더 빠른 제품 출하 시간을 제공할 뿐 아니라 다중 칩 모듈은 많은 표준 집적회로 패키징과 PCB 생산 기술의 이점을 가지며, 설계자에게 선택의 범위를 제공해준다. 이 절은 MCM 기술과, 선택 기준, 설계와 제작을 포함하는 다중 칩 모듈의 일반적인 개략을 제 공한다.

2.1 다중 칩 모듈의 정의

전자산업의 초기부터, 반도체와 수동 소자는 DIP 패키지를 통하여 붙여졌다. 그리고 그후에 through-hole 조립 과정을 사용하는 핀 격자 배열(pin grid array)을 통해 붙여졌다. 80년대 중반에 DIP 패키지는 선택된 용용은 표면 실장 패키지에 의해서 대신되기 시작했다. 표면실장은 아주 많은 핀 수와 상호연결 밀도의 이점으로 널리 사용되게 했다. SMT는 밀집한 다중 인쇄 회로 기판에 쉽게 적용되었고, 패키지당 300리드의 과도한 핀 수를 지지해주었다. SMT 패키지의 다양성은 사면 팩(quad flat pack), 얇고 작은 아웃라인 패키지, 플라스틱 리드 없는 칩 캐리어, 그리고 다른 것들을 포함한 JED EC과 EIAJ 표준 몸체에 의해 채택되기에 이르렀다.

90년대 중반까지, 선택된 SMT 용용은 COB 와 MCM 기술들의 조합에 의해 대신되어 왔다. 상호연결(IC패키지)에서 적어도 한 층을 제거함으로 인해, COB와 MCM에 기초한 제품들 다 최소한의 기판 영역을 소비하는 널리 알려진 이점을 공유했으며, 더 좋은 하위 시스템의 성능에 대한 잠재력을 제공했다. COB와 M CM 기술은 또한 설계자에게 감소된 스위칭 잡음과 더 높은 시스템 클럭 속도를 내는 능력을 제공했다.

MCM은 처음에 방어, 원격통신, 고성능 컴퓨터 산업에서 큰 회사에 의해 발전되고 구현되었다. 이 기술은 이전의 hybrid 집적 회로의 연장으로써 발전되었다. MCM처럼 hybrids는 단

일 칩 패키지에 있는 IC와 수동소자들과 비교 해서 더 고성능의 하위 시스템 성능과 기판 공간 줄임을 결합했다. 성능의 증가는 우선적으로 각각의 IC 패키지를 제거하고, 상호연결 구조의 층을 없애고, 원형 실리콘 집적회로와 수동소자를 상호연결 기판에 접착시키므로 써 이끌어진다.

2.2 Hybrid integrated Circuit(Hybrids)

hybrids는 다중 칩 모듈과 ASIC의 선구자다. MCM이 전형적으로 단지 bare die만을 포함하는 반면, hybrids는 일상적으로 기판 위의 패키지 되거나 패키지 되지 않은 능동과 수동 부품들을 통합한다. hybrids는 다중칩 모듈의 특징 중 많은 부분을 공유한다: 그들은 여러 가지 전자부품을 하나의 기능으로 조합하며, 대략적으로 큰 단일 칩 패키지의 크기를 가지고, 다양한 공급원으로부터 나온 전자부품을 통합한다. 전형적인 hybrid 용용은 디지털 신호 처리, 혼합된 신호를 가진 군사와 원거리 통신의 용용과 종종 전력 관리를 포함한다. 기판 재료는 대부분 주로 다중 세라믹 기판을 형성하기 위해 조합된 금속과 세라믹의 후막이다.

2.3 다중 칩 모듈의 기원

80년대 중반까지, 다중 칩 모듈은 고성능 컴퓨터 시스템과 같은 고성능 용용에서 널리 사용되었다. 그 모듈은 각각 수백 개의 I/O를 가지는 많은 수의 땜납된 IC보다 더 신뢰성 있음을 증명했으며, 높은 클럭 속도(1GHz이나 그 이상)를 지지할 수 있다. - 이는 단일 칩 패키지와 다중 인쇄 전선 기판(PWB)을 사용하여 비용을 효과적으로 만들기 어렵다. MCM은 또한 그 당시 가능한 시스템 조립 기술에 비교될 때, 고온 요구를 유지시킬 수 있었다. 초기의 다중 칩 모듈은 처음에는 매우 작은 양(일년당 수만 개정도)으로 만들어졌으며, 500MHz 이상의 클럭 속도를 가지고 동작하는 고도로 복잡한 소자였고, 100W나 그 이상을 소비하였다. 그들의 큰 금속 영역에서, 초기 고성능 MCM은 매우 비쌌으며, die 검사 기술의 제한된 사용가능성 때문에 개정하는 경향이 있었다. 만 불 이상의 유닛 가격이 일상적이었다. 대부분의 경우에서 제품의 목적은 어떤 가격에서의 성능이고, 컴퓨터 시스템 사업은 80년 후반에 높은 이득 마진을 창출했기 때문에, 이를 비용은 받아들이게 되었다.

MCM 기술이 고비용, 주어진 IC 세트로부터 절대적인 최적 성능을 도출해야 할 필요가 있었을 때만 사용할 수 있는 색다른 옵션이 남아 있는 것이 전자산업에서 커다란 믿음이 되었다. 이 믿음은 기술의 가장 초기 구현 자들에 의해 강화되었다. - 거의 모든 M CM 용용들

은, 그들 자신의 실리콘을 만들고, 모듈 조립을 위해 범용 상호연결과 die 접착 기술을 개발했고, 그들 자신의 설계와 검사 시스템을 만든 크고 수직적으로 통합된 시스템 회사 안에서 만들어졌다.

수년동안 MCM 기술의 낮은 비용 출현을 가능하게 한 잠재적인 하부구조는 시스템, 원거리 통신과 우주항공사안에 전속된 채 남겨졌다. 90년대 초까지, 상업 하부구조는 전자산업을 통한 MCM의 장점의 증가하는 수요에 의해 형성되기 시작했다. MCM 하부구조는 bare die 형태에서 그들의 제품들을 팔려고 하는 반도체 제조업체들로 구성된다; MCM을 설계, 조립, 그리고 검사하는 MCM 공장; 기판과 패키지의 제조업체; 설계 기구, 검사활동, 과정 장비와 설비의 제공자.

이들 하부구조의 출현은 많은 응용에 대해 \$10이하의 MCM의 비용을 이끄는데 도움을 주었다. 그리고, 상업적인 MCM을 기초한 제품의 발전과 성공적인 마케팅을 가능하게 했다.

2.4 MCM의 장점

MCM을 구현하므로 써 얻는 이득은 다음을 포함한다.

전체 제품 형태 요소는 단일 칩 패키지와 다층 PCB에서 같은 기능으로 구현된 것보다 10배정도 작아진다. 이는 주어진 공간에 부가적인 기능을 추가할 수 있도록 해준다.

PCB상의 배선 층은 MCM을 구현하므로 써 줄일 수 있다. 8-12층에서 구현되어야 했던 설계를 4-6층을 사용하는 것으로 구현 될 수 있다. 더 적어진 PCB층은 PCB의 생산과 검사비용을 더 낮추고 생산량을 더 늘림을 의미한다.

MCM에서 사용되기 위해 발전되었던 IC는 더 엄격한 잡음제한, 더 작은 output 드라이버와 더 작은 die 크기 안으로 설계되어질 수 있다. 이들 특징은 직접적으로 더 나은 성능, 낮은 IC 제작비용, 그리고 감소된 전력소비를 의미한다.

어떤 경우에는, 비용절감은 다수의 고성능 단일 칩 패키의 비용을 제거함으로써 실현될 수 있다. quad flat pack(칩당 \$0.20)에 대한 플라스틱 몰딩 소자의 제거가 MCM의 구현이 정당화될 것 같지 않은 반면, 두 개의 \$12하는 세라믹 펀션자 배열(pin grid array)의 제거는 MCM에 대해 충분한 정당성을 제공한다.

2.5 단일 IC를 넘어선 MCM 선택

일반적으로, 새롭거나 향상된 시스템에 대한 통합된 기능을 만들기를 바라는 설계자는 마이크로프로세서, 적당한 양의 메모리와, ASIC, FPGA(field-programmable gate array), 또는

PLD(programmable logic design) 같은 범용 또는 반 범용 논리(logic) 같은 형태로 분류할 것이다. 단일칩으로 패키지 될 때, 이들 소자들은 많은 응용에 대한 적당한 선택들이다.

많은 제품설계는 구현에 요구되는 패키지 된 부품의 표면적을 모은 것보다 더 작은 형태 요소를 요구한다. 하나 또는 그 이상의 MCM에 있어서 같은 설계를 구현함으로써, 제품은 크기를 작게 할 수 있다.

MCM과 IC간에 만들어져야 할 직접적인 홍정이 필요한 경우가 있다. 각 응용들은 복잡성의 수준을 달리하고, 다른 비용목표와 구현목표의 다양화를 가지기 때문에, IC와 MCM 기술의 다른 형태사이의 선택은 적당한 홍정을 만들기 위해서 세심한 분석이 요구되어진다. MCM이 고려되어지는 응용은 다음과 같다:

범용 반도체를 설계하고 만드는 것과 대량 제작에 대해 만족하는 생산량에 도달하는 시간은, 혼존하는 IC설계를 통합하는 다중칩 모듈을 설계하고 만드는 데 요구되는 시간을 초과 한다. MCM-D 과정 같은 반도체를 사용하여 만들어졌 다하더라도, MCM기판은 설계하기에 더 간편하며, 몇십만 개의 게이트를 포함하는 약간의 복잡성을 가진 ASIC보다 생산 이 더 빠르다.

통합된 기능은 보완적인 기술을 사용하는 같은 셀 자료들에서 찾아질 수 없다. 많은 설계들은 아날로그와 디지털 부품을 가지거나, CMOS 게이트 배열, 캐쉬, 마이크로프로세서를 가진 GaAs 클럭을 가진다. 다른 설계는 일반적으로 다른 반도체 제조 과정을 사용하는 만들어진 소자(빠른 캐쉬 메모리, 프로그램이 가능한 로직, 신호 처리나 마이크로프로세서)에 대한 요구를 가진다.

설계는 빠르게 바뀌고 있으나 단일 PLD를 가지고 부분적으로 주문 제작될 수 없다. 많은 그런 응용들은 핵심기능이 시간에 대해 사용목적에 알맞게 만드는 것 이 요구되는 곳에 존재 한다. MCM은 그런 구현에 많은 이점을 제공 한다. 왜냐하면, 기판 공간이 전통적인 단일칩 패키지에 훨씬 더 넓거나(또는 작거나)할 것이며, 범용 ASIC을 만드는 것이 설계에서 그것의 market window를 잃어버리도록 할 수 있기 때문이다. 더군다나, MCM상에서 PLD 또는 FPGA를 사용목적에 알맞게 만드는 것에 의해, 기판 공간은 감소될 수 있을 것이다. 응용의 유연성은 증가할 것이다.

ASIC nonrecurring engineering(NRE) 비용은 MCM구현에 상당하는 비용보다 클 수 있다. 특히 PWB 기저 기판을 가지면, NRE비용은 아주 낮을 수 있다.

2.6 낮은 전력 MCM

다중칩 모듈(특히 MCM-D)은 본래부터 좋

은 신호 강도 품질을 가지고 있다. 이는 낮은 전력/낮은 전압(3.3V이하)이 가볍고 손에 잡히는 고성능과 배터리 전원 용용으로 열거되도록 해준다. 또한, 낮은 전력 MCM은 더 높은 클럭 속도 소자를 대부분의 낮은 비용이며 휴대 가능한 용용에 일반적으로 실행불가능한 외부적이고, 비싼 쿨링 기술을 강제적으로 사용하지 않고 적용되게 하면서, 단일 칩 패키지에 있는 다수 부품보다 열을 덜 발생한다.

III. MCM Chip 설계 및 TEST

3.1 MCM Chip 설계

ATM에서 데이터는 셀의 형태로 이동을 하게 되는데, 그림1과 같이 일반흐름 제어(GFC : Generic Flow Control), 가상 채널 식별자(VCI : Virtual Channel Identifier), 가상경로 식별자(VPIO : Virtual Path Identifier), 페이로드 종류(PT : Payload Type), 셀손실 우선 순위(CLIP : Cell Loss Priority), 헤드 오류 제어(HEC : Head Error Control)등의 기능을 가진 헤더를 읽어들여 해독하고 망과 망 사이 또는 가입자와 망 사이를 연결해주는 것이다. 또한 이런 셀의 내용을 읽어내고 검사하기 위하여 프로세서와의 인터페이스를 통해서 정확하고 고속으로 처리 할 수 있다. 따라서 이런 요구에 상응하는 칩에는 위와 같은 기능들이 포함되어 있어야 한다. 본 연구에서는 셀을 읽어서 처리하는 부분과 이들과 상호 연관적으로 동작하면서 프로세서와 인터페이스 하는 두 가지 종류로 나뉘어 있던 세 개의 칩으로 이루어진 구조를 가지고 있었다. 이것을 MCM을 통한 하나의 칩으로 만들면서 전체 보드의 크기 면에서나 속도 면에서 성능향상을 꾀하였다. 아래의 그림2는 16x16의 스위칭의 개념도를 나타낸 것이다.




그림1. UNI(a) 와 NNI(b), 셀헤더




그림 2. 16x16 MCM 스위칭 구조의 모델

위의 개념도를 따라서 세 개의 VHDL로 이미 모델링된 칩의 소스코드를 가지고 VHDL의 architecture 구문을 사용하여 서로의 신호들을 계층적으로 연결하여 줌으로써 하나의 칩처럼 표현된 코드를 작성하였다. Synopsys 사의 VHDL 검증 툴인 vhdl analyzer를 이용하여 오류가 없음을 확인하였고, 동작의 검증을 위하여 vhdl debugger를 이용하여 동작을 확인하였다. 동작의 확인을 위하여 셀의 헤드에 들어가는 값들을 변형하면서 그때마다 칩의 기능들이 정상적으로 동작하는지 test-bench를 작성하여 실행하였다. test-bench를 이용한 동작의 검증은 다음에서 기술하기로 한다.

3.2 MCM Chip TEST

위의 과정을 통해 얻은 MCM의 vhdl 코드를 가지고 3가지 유형의 test-bench를 작성하여 그 기능을 검증하려 하였다. 첫 번째 벡터는 70셀이 될 때 까지 각 셀에서 페이로드 타입이 Idle인지 Busy인지에 따라서 동작하는 것을 확인하기 위한 것이다. 처음 다섯 셀은 reset을 주어서 상태를 클리어 시키고 그 이후부터 20셀은 idle 셀을 보내면서 CRC 에러를 체크하였고, 그 이후 20셀은 busy 셀을 보내면서 CRC를 체크하였다. 다음 25셀은 확인되는지를 검사하였다. 이는 가장 기본적인 기능들이 동작하는지에 대하여 검증하기 위한 것이었다. 두 번째 벡터는 100셀이 될 때 까지 routing 과 processor와의 인터페이스 부분을 점검하기 위한 것으로, 방송 셀을 5번째부터 50개를 보내고 QoS에서 우선순위 제어를 하도록 CLP(Cell Loss priority)를 조정하였다. 이후 프로세서와의 인터페이스 점검을 위해 데이터를 읽고 쓰는 작업을 50셀 정도 하면서 셀을 폐기하거나 통과하는 것을 알아보기 위하여 작성하였다. 세 번째는 스위치 안에서 자신의 출력을 다시 자신의 입력으로 넣은 loop back을 시켜서 FIFO(Address First In First Out) 기능을 검증하기 위한 블록

을 160셀 동안 실행하도록 작성하였다. synopsys 사에서 만든 툴 중에 vhdl debugger의 waveform editor를 이용하여 출력되는 결과 값들을 확인하였고, 이것을 txt 파일로 저장하였다. 그림3. 은 synopsys 상에서 제공하는 vhdl analyzer와 debugging 툴이다.




그림 3. Synopsys Tool (Analyzer & Debugger)

테스트 장비는 판의 제한으로 테스트를 위한 보드를 제작하여 칩을 실장 한 후에 장비의 소켓에 꽂고 시험을 하게된다. 저장한 벡터의 입력과 출력 값을 장비에 입력하면 입력은 해독하여 칩에 직접적인 전압과 전류를 가해주게 되고 이때 발생되는 출력신호들을 받아서 함께 넣어준 테스트 벡터로부터 얻은 출력과 비교하는 작업을 수행하여 칩의 동작을 확인했다.

IV. 결론

MCM을 통하여 얻은 칩은 기능 검증을 통하여 테스트에서 원하는 기능에 모두 부합됨을 알았다. 그리고, 기존에 사용전의 PCB크기의 35%정도의 감소를 가지고 왔으며, 성능에 있어서는 MCM전에 세 개의 칩으로 이루어지던 기능들이 동일하게 동작되는 결과를 얻을 수 있었다. 그림4.는 MAM된 ATM switch 칩의 외형이다.

제작 과정 중에 드러난 문제로는 정상적으로 동작하는 배어칩을 확보하는 것과 자체가 정상적으로 동작하는지에 대한 테스트하는 기술이 요구되었다. 실제 제작 시에 생산된 다이 중에서 30%정도의 수율 밖에 얻지 못했다. 또한 테스트 장비가 입력으로 받아들일 수 있는 판의 타입과 수가 제한되어 있어서 PCB로 제작할 수밖에 없었던 난점이 있으며, 이로 인해서 실제로 우리가 얻을 수 있었던 속도에 비하여 보드나 칩에 의해서 부가된 지연이 들어감으로 정확한 속도의 검증은 얻을 수 없었다.

이미 고성능의 마이크로 프로세서나 통신용 칩에 제한적으로 이용하고 있는 MCM 패키징 방식은, 수율을 높임으로서 많은 분야 확산될 것으로 전망한다.




그림 4. 최종 MCM 칩

참고문헌

- [1] Sogang-Erlangen Spring Academy 99', "MULTICHP MODULE", <http://eepac2.sogang.ac.kr/REF/mcm.html>, 1998
- [2] Gerald L.Ginsberg and Donald P.Schnorr, "Multichip modules and related technologies: MCM, TAB, and COB design", 1994
- [3] 문병주, "멀티 칩 모듈 개발 동향(I)", 한국 전자통신연구원 주간 기술동향, pp2-11, 1993.05.31.
- [4] 문병주, "멀티 칩 모듈 개발 동향(II)", 한국 전자통신연구원 주간 기술동향, pp2-10, 1993.06.14.
- [5] 한국 전자통신연구원 전자소자 패키징팀, "Multi-Chip Module Technologies", 반도체 연구부 세미나 자료, 1998.8.20.