• 한국산업정보학회논문지
• /
• 제27권4호
• /
• pp.19-27
• /
• 2022

머신러닝(ML, Machine Learning)기반 응용에서의 인식성능은 적용된 모델의 종류와 크기, 학습환경 및 학습에 사용되는 데이터 등 다양한 요인에 따라 결정된다. 특히 학습에 사용되는 데이터가 충분치 않을 경우 인식성능이 저하되거나 과적합(Overfitting)등의 문제가 발생하기도 한다. 이미지 인식을 주요 대상으로 하는 기존 연구들은 학습을 위한 데이터셋이 풍부하고 검증된 데이터셋을 사용하여 학습 및 인식성능을 평가할 수 있다. 하지만 사용된 센서, 인식의 대상, 인식 상황이 다른 특정 응용들의 경우 데이터셋을 직접 구축해야 한다. 이런 경우, ML모델의 성능은 데이터의 양과 품질에 따라 달라진다. 본 논문에서는 이용 가능한 학습용 데이터가 충분치 않은 움직임 인식응용에 효율적으로 사용될 수 있는 비모수 추정 방식의 일종인 커널 밀도 추정 알고리즘을 사용하여 학습용 데이터를 증폭한 후, 사용된 커널의 종류에 따라, 원본 데이터의 수 및 증폭 비율에 따라 증폭된 데이터가 원본 데이터의 특징을 잘 반영하는지 인식 정확도 변화를 토대로 비교 분석한다. 실험결과, 본 연구에서 사용한 움직임 인식응용에서는 좁은 대역폭을 가진 Tophat 커널로 증폭된 데이터셋에서 최대 14.31%의 인식 정확도 향상을 확인하였다.

• 한국전자통신학회논문지
• /
• 제18권2호
• /
• pp.251-258
• /
• 2023

본 논문에서는 특화망에 적용 가능한 DLP(Dual Linear Polarization) 적층 안테나를 제안하였다. 제안된 안테나는 일반적인 적층구조를 갖고 최대이득을 얻을 수 있도록 공기 갭을 갖도록 설계하였다. 격리도를 개선하기 위해서 두 개의 급전포트를 각 층으로 분리하여 설계하였다. 각각 패치의 크기는 하위층, 17.80 mm×16.70 mm(W1×L1) 그리고 상위층 18.56 mm×18.73 mm(W2×L2)이며 적층 안테나의 전체 크기는 40.0 mm(W)×40.0 mm(L)이며, 모두 두께(h) 1.6 mm, 그리고 비유전율이 4.4인 FR-4 기판을 사용하였다. 제작 및 측정결과로부터, -10 dB 반사손실을 기준으로 입력포트 1에서 100.0 MHz (4.74~4.84 GHz), 입력포트 2에서 150.0 MHz (4.67~4.82 GHz)의 대역폭을 얻었으며 전달계수 S21은 -20 dB 이하의 값을 얻었다. 또한 각 급전포트에서의 편파분리도를 얻었다.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.37-47
• /
• 2006

본 논문에서는 Digital Video Broadcasting (DVB), Digital Audio Broadcasting (DAB) 및 Digital Multimedia Broadcasting (DMB) 등과 같이 저전압, 저전력 및 소면적을 동시에 요구하는 고성능 무선 통신 시스템을 위한 10b 25MS/s $0.8mm^2$ 4.8mW 0.13um CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC는 요구되는 해상도 및 속도 사양을 만족시키면서 동시에 면적 및 전력 소모를 최소화하기 위해 2단 파이프라인 구조를 사용하였으며, 스위치 기반의 바이어스 전력 최소화 기법(switched-bias power reduction technique)을 적용하여 전체 전력 소모를 최소화하였다. 입력단 샘플-앤-홀드 증폭기는 낮은 문턱전압을 가진 트랜지스터로 구성된 CMOS 샘플링 스위치를 사용하여 10비트 이상의 해상도를 유지하면서, Nyquist rate의 4배 이상인 60MHz의 높은 입력 신호 대역폭을 얻었으며, 전력소모를 최소화하기 위해 1단 증폭기를 사용하였다. 또한, Multiplying D/A 변환기의 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 3차원 완전 대칭 구조의 커패시터 레이아웃 기법을 제안하며, 기준 전류 및 전압 발생기는 온-칩으로 집적하여 잡음을 최소화하면서 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 사용하여 바이어스 전류를 제어함으로써 10비트의 해상도에서 응용 분야에 따라서 25MS/s 뿐만 아니라 10MS/s의 동작 속도에서 더 낮은 전력 사용이 가능하도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며 측정된 최대 DNL 및 INL은 각각 0.42LSB 및 0.91LSB 수준을 보인다. 또한, 25MS/s 및 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56dB, 65dB이고, 전력 소모는 1.2V 전원 전압에서 각각 4.8mW, 2.4mW이며 제작된 ADC의 칩 면적은 $0.8mm^2$이다.

• 한국전자파학회논문지
• /
• 제14권2호
• /
• pp.157-167
• /
• 2003

본 논문에서는 설계 주파수 1.575 GHz에 대해, 패치안테나의 공진길이를 줄이기 위해, 패치의 양단 방사 에지를 음각부로 구성한 에지음각부 선형편파 마이크로스트립 패치 안테나를 제안하였다. 그 결과, 패치의 공진길이는 평면형의 80 mm에 비해 45 mm로 43.8 %의 단축율을 보였다 이득은 4.4 dBd, -3 dB 빔폭은 각각 E-면, H-면에서 112$^{\circ}$, 66$^{\circ}$를 나타내었다. 또한 패치의 전체 면적을 줄이기 위해, 패치 방사 개구상의 네 모서리가 모두 음각으로 구성된 마이크로스트립 패치 안테나를 통일한 설계주파수의 선형편파 및 원형편파에 대해 설계, 제작하였다. 먼저 선형편파의 경우, 패치의 W(폭)/L(길이) 비율이 1.2인 경우에 대해, 패치의 면적은 53 mm $\times$ 63.6 mm로서 평면형(80 mm $\times$ 96 mm)과 비교시 56.1 %의 면적축소효과를 얻었다. 이득은 4.3 dBd로서 평면형에 비해 3.7 dB 저하되었고, -3 dB 빔폭은 E-면, H-면에서 각각 120$^{\circ}$, 78$^{\circ}$를 나타내어 각각 62$^{\circ}$ 및 $10^{\circ}$ 증가하였다. 원형편파의 경우, 패치의 면적은 (54.2 mmx61.5 mm)로서 평면형(76 mmx83 mm)에 비해 47.2%의 패치면적 축소 효과를 얻었다. -3 dB 빔폭은 z-x 평면상의 수평편파 및 z-y 평면상의 수직편파 방사패턴에서 각각 108$^{\circ}$ 및 93$^{\circ}$로서, 평면형과 비교시 각각 52$^{\circ}$ 및 27$^{\circ}$ 증가되었다. 최대이득은 z-x평면상의 수평편파 패턴에서 2.5 dBd로 평면형에 비해 1.7 dB 저하되었다. 축비는 설계주파수 1.575 GHz에서 1.5 dB를 얻었으며, 2 dB 이하 축비 대역폭은 20 MHz (1.3 %)를 얻었다.

• 한국통신학회논문지
• /
• 제31권12C호
• /
• pp.1173-1183
• /
• 2006

본 논문에서는 H.264의 확장형(scalable extension) 부호화 기법인 SVC(Scalable Video Coding)에서 채택하고 있는 AR-FGS(Adaptive Reference FGS) 기법의 재생화면 화질 향상을 위한 효과적인 방법을 제안한다. 표준 FGS(Fine Granularity Scalability) 기법에서는 FGS 계층의 부호화 성능 향상을 위하여 기본계층(base layer) 재생화면과 향상계층(enhancement layer) 참조화면에 대해 가중평균(weighted average)을 적용하여 FGS 부호화를 수행하는 AR-FGS 기법을 채택하고 있다. 그러나, 향상계층 부호화 정보가 비트스트림 절삭(bitstream truncation)에 의하여 FGS 복호기에 전달이 되지 못 할 경우 FGS 부호기와 복호기에 이용이 되는 참조화면의 차이로 인하여 움직임 보상 과정에서 오류의 전파(error drift)가 발생하여 FGS 계층에서 화질 저하를 초래하게 된다. 이를 해결하기 위하여 본 논문에서는 FGS 계층에서 움직임 보상에 이용될 예측신호를 구하기 위해 활용이 되는 향상계층 참조화면을 효과적으로 생성하기 위하여 사이클 블록 부호화(cyclical block coding)의 원리를 이용한다. 사이클 블록 부호화에서는 FGS 계층의 복호화 화질에 큰 영향을 미치는 중요 양자화 변환계수(quantized transform coefficient)를 초기 부호화 사이클에 포함시킴으로써 우선적으로 부호화 및 전송이 되게 하는 부호화 기술이다. 양자화 변환계수가 사이클 블록 부호화에 포함되는 순서가 앞설 경우 대역폭 감소로 인한 비트스트림 절삭이 적용될 때에도 복호기에 우선적으로 전달될 확률이 상대적으로 높다. 이러한 원리를 바탕으로 사이클 블록 부호화에 서 각 사이클 별로 생성되는 비트스트림이 향상계층 참조화면의 생성에 기여하는 중요도에 따라 그 가중치를 다르게 조절함으로써 특정 부호화 사이클에서 생성된 비트스트림 정보가 절삭에 의해 FGS 복호기에 전달되지 못하더라도 복호화 시 그 영향을 최소화하여 화질 저하를 줄이는 방법을 제안한다. 제안된 방법을 이용하여 개선된 AR-FGS 기법을 구현할 경우 기존의 표준 방법에 비하여 재생화면의 화질이 최대 1dB 안팎으로 개선이 됨을 실험을 통해 확인하였다.

• 한국전자파학회논문지
• /
• 제22권7호
• /
• pp.711-719
• /
• 2011

본 논문에서는 L-밴드 대역 레이더 후방 산란 측정용 도파관 직교 모드 변환기(orthomode transducer)의 소형화에 대한 설계 및 성능 분석 결과를 제시한다. 도파관 직교 모드 변환기는 테이퍼(taper) 구조를 기본으로 새롭게 설계된 접합 구조를 이용하여 별도의 테이퍼 구조 없이 표준 어댑터와 연결이 가능하도록 설계/제작되었다. 소형화된 L-밴드 직교 모드 변환기의 최대 길이는 약 1.2 ${\lambda}_o$(310 mm)이며, 이는 기존의 동급 직교 모드 변환기 크기의 약 60 % 수준이 된다. 또한, 직교 모드 변환기의 포트 정합 특성과 편파 격리도 특성을 높이기 위해서 두 개의 금속봉을 구조 내부에 삽입하여 운용 주파수 대역 내 420 MHz의 대역폭(반사 손실<-15 dB 이하)과 약 40 dB의 높은 편파 격리도 성능을 얻을 수 있었다. 제작된 직교 모드 변환기, 혼 안테나, 네트워크 분석기(Agilent사(社)8753E)로 구성된 L-밴드 scatterometer를 이용한 레이더 후방 산란 측정의 정확도 분석을 위해 STCT(Single Target Calibration Technique) 보정 기법과 2DTST(2D Target Scanning Technique) 자동 측정 기법을 이용하였다. 보정된 scatterometer를 이용하여 측정된 시험용 목표물(55 cm 삼각 수동 전파 반사기)의 RCS(Radar Cross Section)의 측정 오차는 수직/수평 편파 각각 -0.2 dB와 0.25 dB이며, 유효 편파 격리도는 대역 내 평균 약 35.8 dB이다. 이때, 성능 측정을 위해 직교 모드 변환기와 함께 사용된 혼 안테나는 길이 300 mm, 개구면 크기 $450{\times}450\;mm^2$이며, E-평면 $29.5^{\circ}$와 H-평면 $36.5^{\circ}$의 반전력 빔 폭(HPBW)을 갖는다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.77-88
• /
• 2000

본 논문에서는 INMARSAT-B형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 3단 가변이득 전력증폭기를 연구 개발하였다. 3단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 중간출력 모드일 때는 +38 dBm, 저출력 모드일 때는 +34 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 3단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RP부, 온도보상회로, 출력 조절회로 및 출력 검출회로를 함께 집적화 하였다. 이득조절은 디지털 감쇠기를 사용하였으며, 출력신호의 세기를 검출하기 위하여 20 dB 방향성 결합기를 이용하였다. 제작된 3단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 41.6 dB, 37.6 dB, 33.2 dB 를 얻었으며, 입출력 정재파비는 1.3:1 이하, 12 dBm의 PldB, PldB 출력레벨에서 3 dB Back off 시켰을 때 36.5 dBc의 IM3를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.