• 한국항공우주학회지
• /
• 제36권11호
• /
• pp.1079-1086
• /
• 2008

관성항법장치 초기정렬 방법인 전달정렬의 경우 MINS에서 SINS로 전송되는 데이터에는 변동하는 시간지연이 존재한다. 이러한 시간지연은 전달정렬의 성능을 저하시킨다. 본 논문에서는 측정치 잉여값을 이용하여 실시간으로 시간지연 공분산값을 추정하여 시간지연 추정오차를 줄이는 적응필터를 제시하고 수직발사 SDINS 전달정렬에 적용하여 확장형 칼만필터의 성능과 비교하였다. 시뮬레이션 결과 배운동이 크게 변할수록 적응필터의 성능이 확장형 칼만필터보다 더 우수한 것으로 나타났다.

• 한국정보과학회논문지:정보통신
• /
• 제32권3호
• /
• pp.359-369
• /
• 2005

컴퓨터 네트워크에서 단방향 지연을 추정하는 것은 해결하기 어려운 문제다. 단방향 지연 시간을 정확하게 추정하는 것은 이 값이 네트워크 성능과 이를 이용한 웅용의 설계에 매우 중요한 역할을 담당하기 때문에 필수적으로 해결 해야 할 문제이기도 하다. RTT (Round Trip Time)가 자주 이러한 지연시간의 근사값으로 사용되곤 하지만 이 값이 순방향과 역방향의 지연 시간의 합이기 때문에 실제 단 방향지연 시간과는 큰 차이를 보이는 경우가 많다. 단방향 지연을 정확하게 추정하기 위해 이 논문에서는 분석적으로 순방향과 역방향 지연 시간을 유도해낼 수 있는 새로운 방법을 제안한다 그리고 이를 바탕으로 비대칭 네트워크에서 TCP의 성능을 크게 향상시킬 수 있음을 보인다. 본 논문의 핵심은 논문에서 제안 단방향 지연 시간 추정 기법이 RTT 추정 기법보다 정확하여 이를 이용한 TCP가초기 시작에서 네트워크의 가용 량을 보다 빨리 찾아내도록 할 수 있다는 것이다. RTT는 순방향과 역방향의 합이기 때문에 RTT에 기반을 둔 어떤 프로토콜에도 본 논문에서 제시된 방법이 적용될 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (3)
• /
• pp.22-24
• /
• 2002

이동 IP 망에서 이동 IP의 삼각 라우팅 문제를 해결한 최적경로 IP 라우팅 기법은이동 IPv6망에서의 이동성을 지원하는 기본 동작으로 되어있다. 본 논문에서는 이동 IP망의최적 경로 기법을 NBMA망에서의 NHRP를 이용한 단거리 터널설정 기법을 적용하여 그 성능을 평가하였다. 패킷 전달지연 시간 측면에서 기존 IP 라우팅 기법과 최적 경로에서의단거리 터널링 기법을 상호 비교하기 위하여 수학적 분석 및 모의실험을 수행하였다. 최적경로의 단거리 터널링 기법은 기존 IP 라우팅 방식보다 초기 데이터의 경우 종단간 전달 지연시간이 클 수 있으나 이후 패킷부터는 종단간 데이터 전달 지연시간이 대폭 개선됨을 확인하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권6호
• /
• pp.268-277
• /
• 2001

최소의 다중전송 지연시간을 갖기 위하여 다중 목적지 패킷의 경로 길이와 웜의 초기화 횟수를 최소화한 다중전송 알고리즘을 제안한다. 그 알고리즘은 교착이 탈출 채널에서 복구되면서 단일 전송과 다중전송 메시지에 대하여 완전 적응하며 교착이 발생하지 않게 한다. Disha로 동시에 경로 기반 다중 전송 할 때 교착이 발생하지 않기 위해서는 2개의 교착버퍼가 필요하다. 다중 전송 지연 시간은 메시지 startup 지연시간에 좌우된다. 제안된 시스템은 단지 2번 이하의 메시지 startup 횟수를 가지며 이것은 기존의 어떤 다른 시스템보다 뛰어난 성능을 갖는다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (C)
• /
• pp.375-379
• /
• 2007

고성능 VLSI 설계 시 배치 후를 포함한 전체적인 설계 과정이 완성되기 전까지는 물리적인 정확한 설계의 특성은 배치 단계에서는 알기 어렵다. 따라서 주어진 성능 (시간적 제약조건)을 만족하는, 즉, timing-driven placement (타이밍이 고려된 배치)는 1.0 미크론 이하의 초미세한 설계에서 중요하게 되었다. 타이밍을 고려한 배치는 초기 레이아웃 디자인 단계에서 타이밍 제약조건에 의해 디자인 반복을 줄인다. 하지만 대부분의 배치 단계의 디자인 모델은 배치단계에서 기하학적인 면을 고려하여 최대허용 지연시간 (Slack 이라고 부름)과 같은 물리적인 디자인 효과를 분석하기 어려운데 이것은 물리적으로 정확한 특성이 이 단계에서 알려지지 않기 때문에 당연한 결과이다. 본 논문에서는 기하적인 요소를 고려한 Slack의 재분배의 이점을 이용하여 허용 지연시간 처리의 혁신적인 방법을 제안한다. 제안된 접근법은 timing-closed 솔루션을 쉽게 찾는데 도움을 주고 이는 디자인을 반복하는 시간을 절약할 수 있게 한다.

• 한국음향학회지
• /
• 제20권3호
• /
• pp.34-41
• /
• 2001

기존의 IMBE (개량형 다중대역 여기 : Improved Multi-band Excitation) 음성 부호기의 초기 피치 추정 과정은 전체 부호기 연산 시간의 대부분을 차지하며 또한 미래의 음성 프레임들이 초기 피치 추정시 사용되므로 시간 지연이 유발되어 실시간 구현에 장애 요소로 작용되었다. 또한 무성음에 해당되는 프레임에 대해서도 유성음과 동일한 피치 추정을 수행하므로 알고리즘의 효율성을 떨어뜨린다 본 논문에서는 초기 피치 추정 전에 다이애딕 웨이브렛 변환 (Dyadic Wavelet Transform)을 이용하여 이를 바탕으로 유/무성음을 판별한 후 유성음으로 결정된 프레임에 대해서만 피치 추정을 행하고 무성음으로 결정된 프레임은 랜덤 잡음을 주어서 부호화시의 처리 시간을 단축하였다. 또한, 초기 피치 추정 전에 판별된 유/무성음을 판별하여 유성음과 무성음에 각기 다른 초기 피치 추정 알고리즘을 사용하고 미래의 두 프레임을 사용하지 않음으로써 송, 수신단에 유발되는 시간 지연을 제거하였다. 그 결과 초기 피치 추정 과정의 상대적인 복잡도가 23％ 감소되었고 프레임당 처리 시간이 1/10∼ 1/11로 감소되었고 기존의 부호기와 거의 같은 음질을 얻을 수 있었다.

• 전자공학회논문지
• /
• 제52권1호
• /
• pp.135-139
• /
• 2015

플라즈마 디스플레이 패널의 각 부화면 시간동안 기입 방전의 지연시간을 각각 조사하였고 오방전이 발생하지 않는 범위내에서 추가 주사전압의 높이를 다르게 인가하여 모든 부화면 시간동안 기입방전 지연시간을 단축시키기 위한 수정된 구동방법을 제시한다. AC PDP에서 첫번째 초기화 기간 동안 주사전극에 높은 상승 경사파 전압을 인가하여 약한 플라즈마 방전이 발생하고 셀 내부에서 프라이밍 입자와 벽전하 생성을 유도한다. 생성된 벽전하는 셀 내부 벽전압이 되므로 기입기간 중 기입전압과 더해져서 기입 방전을 일으킨다. 그러나 셀 내부의 벽전하는 시간이 지나면서 점차 소멸되므로 1 TV 프레임 시간 동안 각 부화면 시간동안 기입방전은 늦게 발생한다. 첫 번째 부화면 시간에는 초기화 기간 동안 상승 경사파를 갖는 높은 전압에 의해 벽전하가 많이 남아 있으므로 첫 번째 기입 방전은 다른 부화면 시간보다 빠르게 형성된다. 한편, 두 번째부터 마지막 부화면 시간까지의 기입 방전 생성시간은 셀 내의 벽전하 소멸에 의하여 점차적으로 늦어진다. 본 연구에서는 각 부화면 시간동안 기입방전의 시간지연을 조사하였고, 부화면 시간의 기입기간 마다 추가 주사전압을 다르게 인가하여 전체 기입방전지연시간을 단축시켰다.

• 한국컴퓨터정보학회논문지
• /
• 제4권4호
• /
• pp.15-24
• /
• 1999

본 논문에서는 시간제약 조건하에서 수행시간을 개선한 새로운 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 논리식을 DAG로 구성하여 각 노드를 검색한 후. 출력 에지의 수가 2이상인 노드를 분할하지 않고 최상위 노드만을 복제(replication)하여 DAG를 팬 아웃 프리 트리로 재구성함으로써 지연시간과 CLB의 개수가 최소화되며 수행 시간도 개선하였다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 정하고, 각 노드의 초기비용과 전체비용을 계산하여 CLB의 k-OR텀수보다 비용이 초과되는 노드를 분할하여 서브그래프를 구성한다. 분할된 서브그래프들은 collapsing을 통해 노드들를 병합하고, 주어진 소자의 CLB안에 있는 k-OR텀 개수에 맞게 Bin packing를 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 기존의 CPLD 기술 매핑 툴인 TMCPLD에 비해 수행 시간이 20.3% 감소되었다.

• 대한전자공학회논문지SD
• /
• 제37권7호
• /
• pp.50-57
• /
• 2000

본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. FPGA는 현장에서 직접 제작이 가능하고 제작 시간이 짧으며 제작 비용이 저렴하므로 초기 prototype 시스템의 제작에 자주 사용되고 있으나, ASIC 칩에 비해 지연시간이 크고 집적도가 떨어지는 단점이 있다. 제안된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한 후 분할된 회로를 동시에 수행하는 구조의 회로를 생성한다. MCNC 표준 테스트 회로에 대한 실험에서 제안된 지연시간 최적화 알고리듬이 기준 알고리듬에 비해 지연시간이 평균 19.1% 감소된 회로를 생성함을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 추계학술발표대회
• /
• pp.489-492
• /
• 2011

SIP (Session Initiation Protocol)는 사용자간의 멀티미디어 세션의 초기화, 변경 및 종료를 위한 응용 계층의 시그널링 프로토콜이다. SIP는 실시간 멀티미디어 서비스 통신에 많이 이용되기 때문에 주로 Unreliable Transport Protocol을 사용한다. 따라서 손실된 SIP 메시지들의 신뢰성을 보장하기 위하여 재전송 메커니즘을 제공한다. 하지만 이러한 재전송 메커니즘은 SIP 프록시 서버가 과부하 상황일 경우 신뢰성보다는 오버헤드가 증가되는 문제점을 가진다. 기존의 여러 SIP 과부하 제어 방법이 제안되었지만 네트워크 혼잡이 증가함에 따라 프록시 서버의 처리율이나 호 설정 시간의 지연 문제를 효율적으로 해결하지 못한다. 본 논문에서는 SIP 시그널링 네트워크에서 프록시 서버가 과부하 상황일 경우 낮은 호 설정 지연시간과 높은 처리율을 위해 우선순위 스케줄링 기반의 과부하 제어 알고리즘을 제안한다. 그리고 기존 과부하 제어에서 사용하는 알고리즘과 제안하는 알고리즘을 비교하여 보았다. 성능 평가 결과 부하에 따른 프록시 서버의 처리율과 호 설정 시간의 지연 측면에서 기존의 과부하 제어 알고리즘보다 향상됨을 보였다.