• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.218-228
• /
• 2021

본 논문에서는 다중공진회로를 이용한 고효율 DC-DC 컨버터를 제안한다. 제안한 컨버터는 하프브리지 전력구조이며 컨버터의 고효율화를 위해 2개의 인덕터(LL)와 1개의 커패시터(C)로 구성된 다중공진회로를 이용한다. 이 다중공진회로는 동작모드에 따라, 각각의 공진주파수를 가진 직렬회로 형태의 공진회로를 각각 형성한다. 본 논문에서는 먼저, 동작모드와 정상상태 기본파 근사 모델링에 의해 제안한 컨버터의 동작원리를 설명한다. 그다음 이에 근거하여 제안한 컨버터의 설계예시를 보인다. 그리고 설계된 회로 파라미터에 의해 제작된 프로토타입 컨버터의 실험결과를 통하여 제안한 컨버터의 고효율 DC-DC 전력변환 동작특성을 입증한다.

• 대한전자공학회논문지TC
• /
• 제39권3호
• /
• pp.125-131
• /
• 2002

본 논문에서는 직렬연접 길쌈부호의 새로운 연접방법을 제시하고 그 성능을 분석하였다. 제시된 직렬연접 길쌈부호에서는 외부부호의 정보비트와 패러티비트가 각각 인터리버와 역인터리버를 거쳐서 내부부호로 입력된다. 따라서 인터리버와 역인터리버의 크기는 입력프레임의 크기와 동일하다. 제안된 직렬연접 길쌈부호에서는 인터리버의 크기가 Benedetto 구조에 비하여 반으로 줄어들기 때문에 반복복호시 매번 거쳐야 하는 인터리버의 지연시간을 줄일 수 있다. 또한 제시된 구조에서는 다중화기와 역다중화기가 사용되지 않기 때문에 복호기의 복잡도가 Benedetto 구조보다 상대적으로 더 간단하다. 모의실험 결과 인터리버의 크기가 동일한 경우 제시된 직렬연접 길쌈부호의 성능이 Benedetto 구조의 성능보다 더 우수하였다. 또한 Eb/No가 증가할수록 제시된 구조와 Benedetto 구조의 성능차이가 더욱 증가하였다. 입력프레임의 크기가 동일한 경우에는 제시된 직렬연접 길쌈부호의 성능이 인터리버의 크기가 반으로 줄어듦에도 불구하고 Benedetto 구조와 거의 동일한 성능을 나타내었다.

• 대한전자공학회논문지TC
• /
• 제41권5호
• /
• pp.19-25
• /
• 2004

이 논문에서는, 칩비동기 직접수열 대역확산 시스템을 위한 최적 및 준최적 직렬 코드 포착 기법을 제안한다. 기존의 직렬코드 포착 기법은 상관기 출력값 각각을 하나씩 차례대로 정해진 문턱값과 비교하는 방식이며, 이러한 방식은 칩동기 가정아래에서는 최적임이 알려져 있다. 하지만 역확산 이전에 이루어지는 코드 포착 과정에서는 각 칩의 신호대잡음비가 매우 낮기때문에 칩동기 가정이 만족되기 어렵다. 따라서 이 논문에서는 좀더 현실적이고 일반적인 칩비동기 환경을 생각하고 이를 위해 최대우도 기준에 바탕을 둔 최적 직렬 코드 포착 기법을 제안한다. 또한, 좀더 간단하면서도 최적 기법과 비슷한 성능을 지니는 준최적 기법을 국소 최적 검파 전력 기준에 바탕을 두고 제안한다. 마지막으로 수치 해석 결과를 통해, 제안한 최적 및 준최적 직렬 코드 포착 기법이 칩비동기 환경아래에서 기존의 직렬 코드 포착 기법보다 뛰어남을 보인다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 추계학술대회 논문집
• /
• pp.67-68
• /
• 2013

저가형 저전력 LED 구동회로에서는 종종 직렬 저항을 이용한 전류 밸런스 회로를 사용한다. 이러한 회로에서 밸런싱 저항은 양산시 생기는 LED 순방향 전압의 편차에 관계없이 LED 스트링간의 전류 밸런싱을 유지시키는 역할을 한다. 본 논문에서는 직렬 저항의 공칭값과 공급 전압값을 최적설계 하기위한 효과적인 설계 알고리즘을 제안한다. 제안한 알고리즘은 몬테카를로 기법을 사용하여 순방향 전압의 통계적인 산포와 직렬저항 소자의 상용값 및 공차를 동시에 고려하고, 비용함수를 도입하여 회로 최적화를 진행한다. 기존의 설계 방법 대비 성능 개선 정도를 구체적인 설계사례를 통해 비교 분석함으로써 제안 방법을 검증한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권12호
• /
• pp.880-884
• /
• 2006

각 에지에 무게(양수, 음수, 0 가능)가 주어진 트리에서, 경로의 에지들의 무게의 합이 비음수이면서 길이가 가장 긴 경로를 구하는 문제를 해결하고자 한다. 트리에서 가장 긴 비음수 경로를 찾는 O(n logn) 시간 직렬 알고리즘과 $O(log^2n)$ 시간과 O(n)개의 프로세서를 사용하는 CREW PRAM 병렬 알고리즘을 제시한다. 여기서, n은 트리가 가지는 노드의 수이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 추계학술대회
• /
• pp.85-86
• /
• 2019

본 논문에서는 DQ 변환을 적용한 직렬-병렬 공진형 무선 전력 전송 시스템의 동기 좌표계 모델을 제안한다. 무선 전력 전송 시스템은 일반적으로 급전 측과 집전 측에 단상 전류가 흐르기 때문에 제어에 어려움이 있다. 따라서 정상 상태의 전압 및 전류의 수식을 이용하여 부하에 전달되는 전압 및 전류의 크기를 제어하는 경우가 많다. 따라서 과도 상태의 전압 및 전류의 동특성이 원하는 특성과 다르게 나타날 수 있다. 본 논문에서는 직렬-병렬 공진형 무선 전력 전송 시스템의 단상 전압 및 전류를 DQ 변환하여 과도 상태 및 정상 상태의 전압 및 전류의 동특성을 해석할 수 있는 등가 회로 모델을 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 전력전자학술대회 논문집
• /
• pp.325-326
• /
• 2015

본 논문에서는 입력 직류링크 전해 캐패시터와 power factor correction(PFC) 회로 없이 고효율과 고역률을 갖는 단일 전력 변환 직렬 공진형 AC-DC 컨버터를 제안한다. 제안된 컨버터의 1차측은 절연형 single-ended primary-inductor converter(SEPIC) 컨버터와 스위치의 서지 전압을 최소화하고 영전압스위칭을 위한 능동 클램프 회로로 구성되어 있다. 2차측은 큰전압 이득을 위한 배전압 회로로 구성되어 있으며 직렬 공진을 이용하여 다이오드의 영전류 스위칭을 달성함으로써 역방향 회복 문제를 해결 할 수 있다. 또한 별도의 PFC 회로와 입력 직류링크 전해 캐패시터 없이 제안된 역률개선 제어 알고리즘을 이용하여 간단한 구조로 고역률을 달성할 수 있다. 본 논문에서는 제안된 회로의 이론적 해석 및 시작품의 실험을 수행하여 타당성을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.21-22
• /
• 2016

본 논문에서는 차동전력조절방식을 추가하여 최대 전력점을 추종하는 동시에 출력단에 직렬로 연결된 부하가 전하 균등화 기능을 수행하는 회로를 제안한다. 제안하는 회로는 각각의 PV모듈을 제어를 하고, 이를 상태공간평균화기법을 이용하여 해석하였다. 본 논문에서의 전력조절기는 포워드컨버터로 구성 되어 있고, 주 컨버터인 전하균등화회로는 벅-플라이백컨버터로 구성하였다. 컨버터의 입력은 PV모듈을 직렬로 연결, 출력은 배터리를 직렬로 연결하여 제안한 기능을 구현하였다. 이에 따른 조건을 수식으로 증명하고, MATLAB과 모의 시뮬레이션 프로그램인 PSIM의 Bode plot을 비교하여 이를 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 추계학술대회
• /
• pp.369-370
• /
• 2010

토카막(Tokamak)형 핵융합실험장치의 초전도전자석 전원공급장치는 수 kV, 수십 kA의 대전력 직류전원를 얻기 위한 ac-dc 컨버터가 필요하다. 이와 같은 고전압, 대전류 사양을 얻기 위하여 일반적으로 thyristor ac-dc 컨버터를 사용하며, 필요한 전류사양을 충족하기 위하여 다수의 대전류용 thyristor 소자를 병렬로 연결하여 각 암(arm)의 스위치를 구성한다. 이와 같이 다수의 반도체 스위치 소자를 병렬로 연결하여 사용하는 경우에는 각 단위 소자별 전압강하, 직렬회로 임피던스 및 전류 경로 차이 등의 이유로 균등한 전류 배분을 얻기가 쉽지 않다. 본 논문에서는 각 암(arm)마다 8개씩의 대전류 thyristor 를 병렬로 연결 구성하여 제작한 시작품 단상 컨버터에 대한 전류배분 실험을 실시하고 그 결과를 분석 및 정리한다.

• 한국컴퓨터정보학회논문지
• /
• 제6권3호
• /
• pp.56-63
• /
• 2001

본 논문에서는 부분체(24)를 갖는 유한체 GF(216)의 곱셈기를 설계하였다. 이런 설계는 부분체를 이용한 비트 병렬 곱셈기를 사용한 순차 논리 곱셈기를 만들기 위해 사용된다. 부분체 상의 병렬연산기를 사용하여 유한체 GF(216)의 직렬 곱셈기를 설계하면 기존의 직렬 곱셈기보다는 짧은 지연시간을 얻을 수 있으며, 병렬 곱셈기보다는 적은 하드웨어로 구현할 수 있다. 이러한 설계는 유용한 특징을 갖는다. 여기서는 회로 복잡도와 지연시간의 특징을 비교하고 C언어를 이용하여 시뮬레이션 결과를 보였다.