• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권5호
• /
• pp.590-597
• /
• 2002

휴대폰과 PDA가 결합된 PDA폰에 대한 관심의 증가와 더불어 다양한 종류의 PDA폰이 연구 개발되고 있다. PDA폰은 내부적으로 CDMA 송수신을 담당하는 CDMA 프로세서와 인터넷 애플리케이션을 담당하는 PDA 프로세서가 결합된 구조를 가지고 있다. 일반적으로 두 프로세서가 통신하는데는 UART, 즉 직렬 통신포트가 사용되었다. 하지만 발전하고 있는 CDMA 규격은 곧 IMT-2000의 등장과 함께 최대 2Mbps의 대역폭을 요구하고 있으며 기존의 직렬포트로는 이 규격을 만족하는데 어려움이 있다. 본 논문에서는 앞으로 고속화될 데이타 통신규격을 만족시킬 프로세서간 통신 메커니즘을 분석하고, Dual port Memory와 USB를 가장 유력한 후보로 선정, 이를 실험할 수 있는 테스트보드를 제작하였다. 실험결과 두 방식 모두 요구 대역폭을 만족시키나, Dual Port Memory를 이용한 방식이 가격대 성능비에서 우수하였다.

• 정보보호학회논문지
• /
• 제18권3호
• /
• pp.33-44
• /
• 2008

페어링 기반의 암호시스템의 효율성은 페어링 연산의 효율성에 기반하며 페어링 연산은 유한체 GF$(3^m)$에서 많이 고려된다. 또한 페어링의 고속연산을 위하여 삼항 기약다항식을 고려하며 이를 기반으로 하는 하드웨어 설계방법에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 기존의 GF(3) 연산보다 효율적인 새로운 GF(3) 덧셈 및 곱셈 방법을 제안하며 이를 기반으로 새로운 GF$(3^m)$ 덧셈-뺄셈 unified 연산기를 제안한다. 또한 삼항 기약다항식을 특징을 이용한 새로운 GF$(p^m)$ MSB-first 비트-직렬 곱셈기를 제안한다. 제안하는 MSB-first 비트-직렬 곱셈기는 기존의 MSB-first 비트-직렬 곱셈기보다 시간지연이 대략 30%감소하며 기존의 LSB-first 비트-직렬 곱셈기보다 절반의 레지스터를 사용하여 효율적이며, 제안하는 곱셈 방법은 삼항 기약다항식을 사용하는 모든 유한체에 적용가능하다.

• 한국통신학회논문지
• /
• 제25권5B호
• /
• pp.931-941
• /
• 2000

안테나 배열을 이용하는 직접 대역 확산 시스템에서 포착 가능한 SNR의 범위를 크게 낮출 수 있는 안테나 배열을 사용한 직렬 포착 방식을 제안한다. 제안된 포착 방식에서의 SNR 향상을 위하여, 안테나 요소마다 동일한 PN 위상을 갖도록 조정된 비동기 I-Q 정합 여파기들에서의 독립된 판정 변수들의 합을 초기 포착을 위한 판정 변수로 사용한다. 제안된 방식의 성능 분석을 위하여 가우시안 전송로와 Rayleigh 페이딩 전송로에서 검출확률과 오인확률이 유도되며, 이를 이용하여 평균 포착시간이 분석된다. 수치적 분석 결과를 통하여, 안테나 개수가 늘어남에 따라 제안된 방식의 포착 성능이 계속적으로 향상됨을 확인할 수 있다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1207-1212
• /
• 2013

유한체 연산은 부호이론과 암호학에 널리 쓰이고 있으므로, 유한체 연산의 복잡도를 낮출 수 있는 연산기가 절실하게 필요하다. 그런데 연산기의 복잡도는 유한체의 원소를 표현하는 방법에 달려있다. 복잡도를 줄이기 위해서, 지금까지 알려진 원소를 표현하는 가장 좋은 방법이 최적정규기저를 사용하는 것이다. 본 논문에서는 최적정규기저로 표현된 원소의 곱셈시에 구축되는 곱셈행렬의 1의 개수를 최소화하는 알고리즘을 개발하여 시간과 공간을 최소화하는 곱셈기를 제안하고자 한다.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2003년도 한국우주과학회보 제12권2호
• /
• pp.65-65
• /
• 2003

본 논문에서는 국제우주정거장의 데이터 인터페이스 구현 및 시험을 위하여 1553B와 FDDI 하드웨어를 이용한 시뮬레이터를 제작하였다. 데이터 인터페이스 시뮬레이터는 국제우주정거장과 탑재모듈에 대한 시뮬레이터와 탑재모듈의 제어부분, 상태를 확인하기 위한 모니터링 부분으로 구성되어진다. 국제우주정거장 시뮬레이터는 탑재모듈에 명령을 내리고 상태데이터를 받아 분석하며 탑재모듈에서 수집된 데이터를 수신하여 저장하는 기능을 갖는다. 탑재모듈은 국제우주정거장에서 오는 탑재 수집 데이터를 받아 분석/수행하고 탑재모듈에서 수집된 데이터를 시뮬레이션 하는 기능을 가지며, 모니터링 시스템은 데이터 통신간의 인터페이스 속도나 상태 등을 분석하고 전체적인 그래픽 인터페이스를 제공한다. 본 논문에서는 기존의 PC환경에서 직렬통신과 TCP/IP를 이용하여 시뮬레이션 한 것을, PCI 카드 타입의 1553B와 FDDI 데이터 인터페이스 하드웨어를 이용하여 구현하고 시험하였다. 시뮬레이터 시험 및 검증을 위해서 4가지 타입의 명령을 만들었으며, 국제우주정거장 모듈에서 명령을 내리면 탑재모듈에서 해당 명령을 수행하는 과정을 GUI 환경의 프로그램으로 모니터링 하여 검증하였다. 본 연구를 통하여 국제우주정거장과 탑재모듈 간의 요구사항 분석, 데이터 인터페이스 포맷 정의, 데이터 인터페이스 하드웨어 환경 구현 등의 성과가 있었으며, 추후 탑재모듈 특성이나 국제우주정거장의 구체적인 기능 추가에 의해 탑재모듈 개발을 위한 ETB로 활용할 수 있을 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제6권8호
• /
• pp.1153-1160
• /
• 2002

지금까지 이동 컴퓨팅 환경에서 수행되는 대부분의 응용들은 판독 전용 트랜잭션만을 대상으로 하였다. 하지만 이동 시스템의 발전과 확산에 따라 이동 호스트에서도 데이터를 갱신할 수 있는 새로운 메커니즘이 필요하게 되었다. 이에 따라 이 논문에서는 갱신 연산을 포함하는 이동 트랜잭션의 낙관적 동시성 제어 방법을 제안하고자 한다. 이동 호스트에서 수행되는 판독 전용 트랜잭션은 서버와의 어떤 정보도 교환하지 않고 지역적으로 종료될 수 있으며, 갱신 연산을 포함한 트랜잭션은 서버에서 검증을 통하여 종료된다. 제안하는 방법은 타임스탬프와 직렬화 그래프를 이용함으로써 충돌 정보만 사용한 기존의 연구에서 발생하는 불필요한 이동 트랜잭션의 철회를 해결하였다.

• 한국통신학회논문지
• /
• 제29권9C호
• /
• pp.1219-1226
• /
• 2004

본 논문에서는 다중처리이득 기법을 사용한 비동기 다중 전송률 DS-CDMA 시스템에서 발생하는 다중접속 간성을 제거하기 위한 새로운 하이프리도 수신기를 제안한다. 효과적인 간섭제거를 위해, 서로 다른 전송률을 갖는 사용자들을 그룹화 하여 간섭을 제거할 수 있는 새로운 하이브리드 간섭제거 방식을 제시하였다. 즉, 그룹화를 통해 그룹 간에는 병렬 간섭제거방식을 사용하여 그룹간의 간섭을 일차적으로 제거하며 그룹 내에는 직렬 간섭제거방식을 적용하여 그룹 내 사용자간의 간성을 제거하였다. 제안된 시스템을 가우시안 잡음환경 하에서 오류확률을 구했으며, 기존 직렬 간섭제거 방식이나 적응 다단 병렬 간섭제거방식과의 성능비교를 통해 제안된 시스템의 성능이 우수한 것을 알 수 있었다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.973-979
• /
• 2002

본 논문에서는 LFSR구조를 개선하여 기존의 LFSR구조 보다 면적과 속도면에서 효율적인 새로운 구조의 유한체 승산기를 제안한다. 기존의 LFSR구조에서는 t배 속도를 개선하기 위하여 레지스터의 수를 t x m 만큼의 레지스터 수가 증가하였다. 그러나, 본 논문에서는 레지스터의 수를 증가하지 않고 속도를 개선하는 구조를 이용하여 직렬 유한체 승산기를 설계하였다. 설계된 회로는 SYNOPSYS 시뮬레이션을 이용하여 LFSR구조에 비하여 2배 속도가 개선된 성능을 검증하였으며 또한, 본 논문의 고속, 저면적 승산기는 스마트카드와 같은 휴대형 단말기의 암호처리장치에 효과적으로 사용될 수 있음이 검증되었다.

• 한국통신학회논문지
• /
• 제28권1A호
• /
• pp.47-53
• /
• 2003

본 논문에서는 155 Mb/s급 멀티플렉서-디멀티플렉서를 단일소자로 설계하였다. 이 소자는 초고속 전송망의 전송노드 역할을 하는 2.5 Gb/s SDH 전송시스템에 적용되어 51 Mb/s의 병렬 데이터들을 155 Mb/s의 직렬 데이터로 다중화 하거나 155 Mb/s 직렬 데이터들을 51 Mb/s의 병렬 데이터로 역 다중화 하는 기능을 수행한다 소자의 저속부는 TTL로 접속되고 고속부는 100K ECL로 접속되며 0.7${\mu}m$BiCMOS gate array로 제작되었다 설계 제작된 소자는 180˚의 155 Mb/s 데이터 입력 phase margin을 가지며 출력 데이터 skew는 470ps, 소비전력은 2.0W 이하의 특성을 보인다.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2010년도 한국우주과학회보 제19권1호
• /
• pp.25.2-25.2
• /
• 2010

MIRIS는 과학기술위성 3호의 주 탑제체로 우주 및 지구의 적외선 관측을 위한 두 개의 카메라 시스템을 가지고 있으며 이를 위한 적외선 검출용 이미지 센서가 각각 장착되어 있다. 이미지 센서를 통해 검출된 이미지 데이터를 읽기 위해 고속의 데이터 처리가 요구되어 FPGA 구성방식으로 전용 제어기를 구성하였다. 우주 및 지구의 적외선 관측용 이미지 센서는 구성 및 동작방법이 달라 요구기능을 만족하는 각각의 전용 이미지 센서 제어기를 개발했다. FPGA를 이용한 이미지 센서 제어기에는 검출된 이미지를 읽기위한 센서 제어 신호발생기, 아날로그 이미지 신호를 디지털 정보로 변환하는 ADC 제어용 신호 발생기, ADC의 출력 신호를 고속의 직렬 통신선로로 출력 하는 기능 외에 동작 모드 및 동작 상태 입력용 DSP 인터페이스, 고속의 직렬 통신 선로에 MIRIS 상태정보 삽입 기능, 제어기의 기능을 원격지에서 확인 할 수 있는 이미지 패턴 생성기능 등을 가지고 있다. 특히, 이미지를 읽기 위한 동작 시에만 클록 주파수를 인가하는 방법으로 FPGA 내부 회로를 구성하여 전류의 소모량을 최소화 하였다.