• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.23.2-23.2
• /
• 2009

기존에 사용되었던 알루미늄 배선 공정은 공정의 배선 크기가 줄어들면서 한계에 다다르고 있다. 따라서 이를 대체하기 위해 여러 가지 새로운 방법들이 고안되고 있으며, 그중 알루미늄을 비저항이 낮고 EM(electro-migration) 저항성이 뛰어난 구리로 대체하려는 연구가 진행되고 있다. 구리 배선은 이미 electroplating 공정을 이용해 산업에 적용되고 있으며, seed layer로는 sputtering 법을 이용하고 있다. 하지만 sputtering 을 포함한 PVD 법은 대부분 종횡비나 단차 피복도가 좋지 않기 때문에 이를 CVD로 교체한다면 많은 장점을 가질 수 있다. 하지만 CVD 공정을 진행하기 위해서는 많은 문제점들이 있는데, 이중 전구체에 대한 문제도 빼놓을 수 없는 이슈이다. Cu(dmamb)2 는 기존에 사용하던 $\beta$-diketonate 계열의 전구체보다 화학적으로 많은 장점을 가지고 있어, CVD 공정에 적합하다. 이에 따라 구리 박막 증착의 공정 조건을 설계하고, 고품질의 박막을 증착하기 위한 다양한 처리법을 고안하여 증착 실험을 진행하였다. 기본적으로 구리는 확산력이 좋아 실리콘계열의 기판에서 확산력이 매우 좋아 기판 내로 확산되기 때문에 이를 방지하기 위하여 Ta, Ti 계열의 박막을 사용하여 확산을 방지하고 있다. 따라서 전이 금속 박막의 표면과 증착 분위기 등을 고려하여 구리를 증착하였으며, 표면의 미세구조 및 성분을 FESEM 등을 통해 분석하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2011.05a
• /
• pp.117-118
• /
• 2011

초경합금 위에 RF Magnetron Sputter를 이용하여 Ti 중간층을 증착 후 MPECVD(Microwave Plasma Enhanced Chemical Vapor Deposition) 시스템을 이용하여 나노결정 다이아몬드 박막을 증착 하였다. 공정압력, 마이크로웨이브 전력, Ar/$CH_4$ 조성비, 기판온도를 일정하게 놓고 직류 bias의 인가 여부를 변수로 하고 증착시간을 0.5, 1, 2시간으로 변화시켜 박막을 제작하였다. 제작된 시편은 FE-SEM과 AFM을 이용하여 다이아몬드 박막의 표면과 다이아몬드 박막의 표면 거칠기 등을 측정하였고, Raman spectroscopy와 XRD를 이용하여 다이아몬드 결정성을 확인하였다. Automatic Scratch �岵謙�ter를 이용하여 복합박막의 층별 접합력을 측정하였다. 바이어스를 인가하지 않고 다이아몬드 박막을 증착할 경우 증착 시간이 증가할수록 다이아몬드 입자의 평균 크기가 증가하며 입자들이 차지하는 면적이 증가하는 것을 확인하였다. 그러나 1시간이 경과해도 아직 완전한 박막은 형성되지 못하고 2시간 이상 증착 시 완전한 박막을 이루는 것이 확인되었다. 이에 비해서 바이어스 전압을 인가할 경우 1시간 내에 완전한 박막을 이루었다. 표면 거칠기는 바이어스를 인가한 경우가 그렇지 않은 경우에 비해서 조금 높은 것으로 나타났다. 이러한 바이어스 효과는 표면에서의 핵생성 밀도 증가와 재핵생성 속도 증가에 기인하는 것으로 해석된다.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.1884-1886
• /
• 2005

KrF 펄스 레이저 증착법(pulsed laser deposition: PLD)으로 ZnO 박막을 증착하여 평판 디스플레이 소자 구동용 박막 트랜지스터(thin film transistor) 소자를 제작하였다. 전도성이 높은 실리콘웨이퍼(c-Si, 하부전극) 기판 위에 LPCVD 법으로 silicon nitride 박막을 절연막으로 형성하고, 다양한 공정 조건에서 펄스 레이저 증착법으로 제작한 ZnO 박막을 증착하여 채널층으로 하였으며, Al 박막을 증착하고 패터닝하여 소스 및 드레인 전극으로 하였다. ZnO 박막의 증착 시에 기판 온도를 다양하게 조절하고 산소 분압을 변화시켜 ZnO 박막의 특성을 조절하였다. 제작된 박막의 표면특성은 AFM(atomic force microscopy)로 분석하고, 결정특성은 XRD(X-ray diffraction)로 조사하였다. ZnO 박막의 전기적 특성은 Hall-van der Pauw 법으로 측정하였고, 광학 투과도(optical transparency)를 UV-visible photometer로 조사하였다. ZnO-TFT 소자는 $10^6$ 수준의 on-off ratio와 $2.4{\sim}6.1cm^2/V{\cdot}s$의 전계효과이동도(field effect mobility)를 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.93-93
• /
• 2000

수소화된 비정질 탄소(a-C:H)는 그 증착 조건에 따라서 여러 가지 다른 구조와 특성을 갖게 되며, 특히 DLC(diamond-like carbon) 및 CNT(Carbon nanotube)는 FED (field emission display) 개발 면에서 중요하게 연구되고 있다. 우리는 a-C:H 박막을 PECVD (plasma-enhanced chemical vapor deposition) 방법으로 증착하고 CH4 가스를 사용하였고 기판 온도는 상온-32$0^{\circ}C$ 사이에서 변화되었다. 기판은 Corning 1737 glass, quartz, Si, Ni 등을 사용하였다. 증착 압력과 R.F. power는 각각 0.1-1 Torr 와 12-60w 사이에서 변화되었다. ESR 측정은 X-band(주파수 약 9 GHz)에서 그리고 상온에서 행해졌다. 상온에서의 스핀밀도는 약한-표준피치(weak-pitch standard) 스펙트럼과 비교하여 얻을 수 있었다. 그리고 a-C:H 박막의 구조는 He-Ne laser(파장 632.8 nm)를 이용하는 micro-Raman spectroscopy로 분석하였다. 증착조건에 따른 스핀밀도의 변화 및 Raman 스펙트럼에서의 D-peak, G-peak의 위치 및 반치록, I(D)/I(G) 등을 조사하였다. 증착된 a-C:H 박막은 R.F.power가 증가할수록 대체로 스핀밀도가 증가하였으며, Raman 스펙트럼에서의 I(D)/I(G) 비율은 대체로 감소하였다. 증착된 박막들은 polymer-like Carbon으로 추정되었으며, 스핀밀도가 증가할수록 대체적으로 흑연 구조 영역이 증가됨을 알 수 있었다. 또한 glass나 Si 기판에 비해 Ni 기판위에서 polymer-like Carbon 구조는 향상되는 경향을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.214-214
• /
• 2010

Indium-tin-oxide(ITO)는 평판디스플레이 산업이 성장함에 따라 그 수요는 계속 늘고 있지만 세계적으로 In의 매장량의 한계로 그 단가가 매우 높다. 또한 ITO는 플렉시블 디스플레이에 적용함에 있어서 고온 공정으로 인해 많은 단점을 보이고 있어 이를 대체할 새로운 투명전극의 개발이 활발히 진행되고 있다. 본 연구에서는 IZTO($In_2O_3$:ZnO:$SnO_2$=80:10:10 wt.%)의 In 량을 절감한 조성의 타겟을 제조하였다. 그리고 유리기판 위에 IZTO 박막을 펄스 DC 마그네트론 스퍼터링을 이용하여 증착압력과 활성 산소의 분압을 변화시키며 증착하였다. 증착압력의 변화는 3mTorr~8mTorr 범위에서 제어하였고 활성 산소의 분압은 0%~3% 범위에서 제어하였으며 기판의 온도의 제어 없이 상온에서 증착하였다. 증착한 박막은 전기적, 광학적 및 구조적 특성 등을 조사하였다. 증착압력 6mTorr와 산소분압 2%의 조건에서 비저항은 $5.07{\times}10^{-4}\;({\Omega}{\cdot}cm)$, 캐리어 농도는 $2.96{\times}10^{20}(cm^{-3})$, 이동도는 $41.6(cm^{-2}/Vs)$로 가장 좋은 전기적 특성을 보였다. 박막의 투과율을 측정한 결과 평균 85% (400nm~800nm)이상의 우수한 광학적 특성을 보였다. 또한 이 IZTO 박막을 이용하여 OLED 소자를 제작하여 그 특성을 조사하였다. 조사 결과 플렉시블 디스플레이 분야에서 IZTO 박막은 In 절감효과와 상온 공정에서 우수한 투명전극 특성을 보여 ITO를 대체할 물질로 가능성을 보여주었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.116.2-116.2
• /
• 2013

최근 그래핀, hexagonal boron nitride (h-BN) 및 $MoS_2$ (molybdenum disulfide)와 같은 2차원 결정 물질들은 무어의 법칙 (Moore's Law)를 뛰어넘어 계속적인 소자의 소형화를 가능케 하고 또한 대면적, 저비용 소자 개발을 가능케 하는 우수한 특성을 가진 차세대 반도체 트랜지스터 소재로 각광받고 있다. $MoS_2$는 bulk 상태일 때는 1.2 eV의 indirect 밴드갭을 가지지만 단층형태일 때는 1.8 eV의 direct 밴드갭을 가지며 dielectric screening 기법 등을 통해 mobility를 향상시킬 수 있는 것으로 연구된 바 있다. 본 연구에서는 화학기상증착(chemical vapor deposition, CVD)법을 이용하여 $MoS_2$박막을 형성하기 위한 기초연구인 Mo전구체의 특성 평가 및 적합한 공정조건 개발 연구를 수행하였다. 사용한 전구체는 $Mo(CO)^6$ (Molybdenum hexacarbonyl)이고, 온도 및 압력, 반응기체($H_2S$, Hydrogen sulfide) 유량 등의 공정 조건 변화에 따른 거동을 Fourier transform infrared spectroscopy (FT-IR) 시스템을 사용하여 측정하였다. 또한 $Mo(CO)^6$의 분자구조를 상용 프로그램인 Gaussian으로 시뮬레이션 하여 실제 FT-IR 측정 결과값과 비교 분석하였다. 화학기상증착법을 이용한 $MoS_2$ 증착조건 최적화를 위하여 다양한 온도, 유량, 압력, 및 기판 종류에 대하여 증착 실험을 수행하였으며, 증착된 샘플은 scanning electron microscope (SEM), Raman spectroscopy를 이용하여 분석하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2006.06a
• /
• pp.214-217
• /
• 2006

p-type 비정질 실리콘 에미터와 n-type 실리콘 기판의 계면에 intrinsic 비정질 실리콘을 증착함으로써 계면의 재결합을 억제하여 20%가 넘는 효율을 보이는 이종접합 태양전지가 Sanyo에 의해 처음 제시된 후 intrinsic layer에 대한 연구가 많이 진행되어 왔다. 하지만 p-type wafer의 경우는 n-type에 비해 intrinsic buffer의 효과가 미미하거나 오히려 특성을 저하시킨다는 보고가 있으며 그 이유로는 minority carrier에 대한 barrier가 상대적으로 낮다는 것과 partial epitaxy가 발생하기 때문으로 알려져 있다. 본 연구에서는 partial epitaxy를 억제하기 위한 방법으로 증착 온도를 낮추고 QSSPC를 사용하여 minority carrier lifetime을 측정함으로써 각 온도에 따른 passivation 특성을 평가하였다. 또한 SiH4에 H2를 섞어서 증착하였을 경우 각 dilution ratio(H2 flow/SiH4 flow)에서의 passivation 특성 또한 평가하였다. 기판 온도 $100^{\circ}C$에서 증착된 샘플의 lifetime이 가장 길었으며 그 이하와 이상에서는 lifetime이 감소하는 경향을 보였다 낮은 온도에서는 박막 자체의 결함이 증가하였기 때문이며 높은 온도에서는 partial epitaxy의 영향으로 추정된다. H2 dilution을 하여 증착한 샘플의 경우 SiH4만 가지고 증착한 샘플보다 훨씬 높은 lifetime을 가졌다 이 또한 박막 FT-IR결과로부터 H2 dilution을 한 경우 compact한 박막이 형성되는 것을 확인할 수 있었는데 radical mobility 증가에 의한 박막 특성 향상이 원인으로 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.151-151
• /
• 1999

금속-산화막-반도체(MOS) 소자를 이용하는 집적회로의 발전은 게이트 금속의 규격 감소를 필요로 한다. 규격감소에 따른 저항 증가가 중요한 문제점으로 대두되었으며, 그동안 여러 연구자들에 의하여 금속 게이트에 관련된 연구가 진행되어 왔다. 특히 저항이 낮으며 녹는점이 매우 높은 내화성금속(refractory metal)인 텅스텐(tungsten, W)이 차세대 MOS 소자의 유력한 대체 게이트 금속으로 제안되었다. 텅스텐은 스퍼터링(sputtering)과 화학기상 증착(CVD) 방식을 이용하여 성장시킬 수 있다. 스퍼터링에 의한 텅스텐 증착은 산화막과의 접착성은 우수한 반면에 증착과정 동안에 게이트 산화막(SiO2)에 손상을 주어 게이트 산화막의 특성을 열화시킬 수 있다. 반면, 화학기상 증차에 의한 텅스텐 성장은 스퍼터링보다 증착막의 저항이 상대적으로 낮으나 산화막과의 접착성이 좋지 않은 문제를 해결하여야 한다. 본 연구에서는 감압 화학기상 증착(LPCVD)방식을 이용하여 텅스텐 게이트 금속을 100~150$\AA$ 두께의 게이트 산화막(SiO2 또는 N2O 질화막)위에 증착하여 물리 및 전기적 특성을 분석하였다. 물리적 분석을 위하여 XRD, SEM 및 저항등이 증착 조건에 따라서 측정되었으며, 텅스텐 게이트로 구성된 MOS 캐패시터를 제작하여 절연 파괴 강도, 전하 포획 메커니즘 등과 같은 전기적 특성 분석을 실시하였다. 특히 텅스텐의 접착성을 증착조건의 변화에 따라서 분석하였다. 텅스텐 박막의 SiO2와의 접착성은 스카치 테이프 테스트를 실시하여 조사되었고, 증착시의 기판의 온도에 민감하게 반응하는 것을 알 수 있었다. 또한, 40$0^{\circ}C$ 이상에서 안정한 것을 볼 수 있었다. 텅스텐 박막은 $\alpha$ 및 $\beta$-W 구조를 가질 수 있으나 본 연구에서 성장된 텅스텐은 $\alpha$-W 구조를 가지는 것을 XRD 측정으로 확인하였다. 성장된 텅스텐 박막의 저항은 구조에 따라서 변화되는 것으로 알려져 있다. 증착조건에 따른 저항의 변화는 SiH4 대 WF6의 가스비, 증착온도에 따라서 변화하였다. 특히 온도가 40$0^{\circ}C$ 이상, SiH4/WF6의 비가 0.2일 경우 텅스텐을 증착시킨 후에 열처리를 거치지 않은 경우에도 기존에 발표된 저항률인 10$\mu$$\Omega$.cm 대의 값을 얻을 수 있었다. 본 연구를 통하여 산화막과의 접착성 문제를 해결하고 낮은 저항을 얻을 수 있었으나, 텅스텐 박막의 성장과정에 의한 게이트 산화막의 열화는 심각학 문제를 야기하였다. 즉, LPCVD 과정에서 발생한 불소 또는 불소 화합물이 게이트의 산화막에 결함을 발생시킴을 확인하였다. 향후, 불소에 의한 게이트 산화막의 열화를 최소화시킬 수 있는 공정 조건의 최저고하 또는 대체게이트 산화막이 적용될 경우, 개발된 연구 결과를 산업체로 이전할 수 있는 가능성이 높을 것을 기대된다.

• Korean Journal of Materials Research
• /
• v.5 no.7
• /
• pp.835-841
• /
• 1995

The deposition properties of Si$_3$N$_4$ deposited by low pressure chemical vapor deposition were studied to evaluate Si$_3$N$_4$as part of multi-layer coatings for anti-oxidation and anti-wear coating of graphite in the propellant-burning environment. Si$_3$N$_4$was deposited on the pack-SiC coated graphite and the tendencies of deposition rate and surface morphology changes with temperatures and reaction gas ratios were investigated. In low deposition temperatures the deposition rate increased tilth increasing temperature but in high temperatures the deposition rate decreased with increasing temperature. The grain size of Si$_3$N$_4$decreased with increasing temperature. In condition that the range of reaction gas ratios is 20$\leq$NH$_3$/SiH$_4$$\leq$40, the deposition rate and surface morphology did not change. The Si$_3$N$_4$deposited at 800~130$0^{\circ}C$ was amorphous, and by post-annealing at 130$0^{\circ}C$ in a $N_2$ambient, the Si$_3$N$_4$crystalized.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1998.02a
• /
• pp.55.2-55
• /
• 1998

다견정 심리판-거l르마늄(JXlly-SiGe)은 TFT(thin-film transistor)와 갇븐 소자 응용에 있어서 중요한 불칠이다 .. LPCVD (low pressure chemical vapor deposition) 방법으로 비정칠 SiGc (a-SiGe) 박막올 증 착시키고 고상결정화(SPC: solid-phase crystallization)시켜 poly-SiGc옹 얻는 것은 잘 알려져 있다. 그러 나 그러나 PF'||'&'||'pound;VD-SPC 방법올 이용한 poly-SiGc의 제조에 대해서는 아직 두드러지게 연구된 바 없다. 우리단 PF'||'&'||'pound;VD 방법으로 a-SiGc 박막올 증착시키고 고상캘정화시켜 poly-SiGc올 얻었 R며, :~ 결정성, G Gc 농도, 결정핍의 평끌 크기 눔올 XRD (x-ray diffraction) 방법으호 조사하였다. 특히 pr'||'&'||'pound;VD 증착시 가판온도,Gc 함유량 등이 고상화에 미치는 영향에 대해서 조사하였다. P PECVD 장치는 터보펌프콸 사용하여 71저진공이 2xlOlongleftarrow5 Torr에 이르렀다. 가판윤 SiOOO) 웨이퍼륜 사용하고 기판 온도는 약 150- 35()"C 사이에서 변화되었다. 증착가스는 SiH4, GcH4, 112 등흘 썼다. 증착 압력과 r.f 전력용 각각 O.25ToIT와 3W로 일정하게 하였다 .. Gc 함유량(x)은 x x=O.O-O.5 사이에서 변화되었다 .. PECVD모 증착된 SiGc 박막들은 고상결정화를 위해 $\theta$X)"(:: Nz 분위기에서 24시간동안, 혹은 5OO'C에서 4열간 가열되었다. 고상결정화 후 poly-SiGc 박막은 SiGc(Ill), (220), (311) XRD 피크들올 보여주었으며, 각 피 크들은 poly-Si에 비하여 왼쪽으로 Bragg 각이 이동되었고, Vegard’slaw에 의해서 x의 값올 확 인할 수 있었다. 이것온 RBS 결과와 열치하였다. 약 150-350'C 사이에서 변화된 기판온도의 범위 에서 증착온도가 낮올수콕 견정립의 크기는 대체로 증가하는 것으로 나타났다 .. XHD로 추정된 형 균 결정립의 크기는 최대 약 3$\alpha$1m 정도였다. 또한 같끈 샘플뜰에 대해서 기판온도가 낮올수록 증착속도가 증가함옴 확인하였다 .. Gc 함유량이 x=O.1에서 x=O.5로 증가함에 따라서도 결정립의 크기와 SiGc 증착속도는 증가하는 것으로 나타났다 .. Hwang [1] , Kim[2] 둥의 연구자들은 Gc 함유 량이 증가함에 따라 결정 립 크기가 캄소하는 것올 보고하였으냐, Tsai [3] 둥은 반대의 결과플 보 고하고 Ge 힘유량의 증가시 결정립 크기의 증가에 대해 Gc의 Si보다 낮은 융점 (melting point) 올 강조한 바 있다. 결정립 크기의 증가는 대체로 SiGe 중착속도의 증가와도 관련이 있음올 볼 때, poly-SiGc의 경우에도 polv-Si의 고상화에서와 같이 증착속도가 빠를수록 최종적언 결정럽의 크기가 커지는 것으로 이해될 수도 있다 .. PECVD 증착시 증착속도의 증가는 증착된 박딱에서의 무켈서도를 증 가시킬 수 있음올 고려하면, 이라한 결파플온 p이y-SiGc의 고상결정화에서도 ploy-Si의 고상결정 화에서와 마찬가지로 초기 박막에서의 구조직 무절서도가 클수록, 고상결정화 후 결정 립의 크기 가 커칠 수 있음올 보여준다고 생각휠 수 있다,