• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.406-406
• /
• 2010

일반적으로, 나노스케일의 MOS 소자에서는 게이트 절연체 두께가 감소함에 따라 tunneling effect의 증가로 인해 PID (plasma induced damage)로 인한 소자 특성 저하 현상을 감소하는 추세로 알려져 있다. 하지만 요즘 많이 사용되고 있는 high-k 게이트 절연체의 경우에는 오히려 더 많은 charge들이 trapping 되면서 PID가 오히려 더 심각해지는 현상이 나타나고 있다. 이러한 high-k 게이트 식각 시 현재는 주로 Hf-based wet etch나 dry etch가 사용되고 있지만 gate edge 영역에서 high-k 게이트 절연체의 undercut 현상이나 PID에 의한 소자특성 저하가 보고되고 있다. 본 연구에서는 이에 차세대 MOS 소자의 gate stack 구조중 issue화 되고 있는 metal gate 층과 gate dielectric 층의 식각공정에 각각 중성빔 식각과 중성빔 원자층 식각을 적용하여 전기적 손상 없이 원자레벨의 정확한 식각 조절을 해줄 수 있는 새로운 two step 식각 공정에 대한 연구를 진행하였다. 먼저 TiN metal gate 층의 식각을 위해 HBr과 $Cl_2$ 혼합가스를 사용한 중성빔 식각기술을 적용하여 100 eV 이하의 에너지 조건에서 하부층인 $HfO_2$와 거의 무한대의 식각 선택비를 얻었다. 하지만 100 eV 조건에서는 낮은 에너지에 의한 빔 스케터링으로 실제 패턴 식각시 etch foot이 발생되는 현상이 관찰되었으며, 이를 해결하기 위하여 먼저 높은 에너지로 식각을 진행하고 $HfO_2$와의 계면 근처에서 100 eV로 식각을 해주는 two step 방법을 사용하였다. 그 결과 anistropic 하고 하부층에 etch stop된 식각 형상을 관찰할 수 있었다. 다음으로 3.5nm의 매우 얇은 $HfO_2$ gate dielectric 층의 정확한 식각 깊이 조절을 위해 $BCl_3$와 Ar 가스를 이용한 중성빔 원자층 식각기술을 적용하여 $1.2\;{\AA}$/cycle의 단일막 식각 조건을 확립하고 약 30 cycle 공정시 3.5nm 두께의 $HfO_2$ 층이 완벽히 제거됨을 관찰할 수 있었다. 뿐만 아니라, vertical 한 식각 형상 및 향상된 표면 roughness를 transmission electron microscope(TEM)과 atomic force microscope (AFM)으로 관찰할 수 있었다. 이러한 중성빔 식각과 중성빔 원자층 식각기술이 결합된 새로운 gate recess 공정을 실제 MOSFET 소자에 적용하여 기존 식각 방법으로 제작된 소자 결과를 비교해 본 결과 gate leakage current가 약 one order 정도 개선되었음을 확인할 수 있었다.

• Journal of the Korean Vacuum Society
• /
• v.15 no.4
• /
• pp.387-394
• /
• 2006

In this study, the effect of using a neutral beam formed by low-angle forward reflection of a reactive ion beam on aspect-ratio-dependent etching (ARDE) has been investigated. When a SF6 Inductively Coupled Plasma and $SF_6$ ion beam etching are used to etch poly-Si, ARDE is observed and the etching of poly-Si on $SiO_2$ shows a higher ARDE effect than the etching of poly-Si on Si. However, by using neutral beam etching with neutral beam directionality higher than 70 %, ARDE during poly-Si etching by $SF_6$ can be effectively removed, regardless of the sample conditions. The mechanism for the removal of ARDE via a directional neutral beam has been demonstrated through a computer simulation of different nanoscale features by using the two-dimensional XOOPIC code and the TRIM code.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2003.05a
• /
• pp.56-56
• /
• 2003

플라즈마 식각에서 물리적 손상과 전기적 손상은 차세대 Nanoscale 소자와 Deep - Submicron 반도체공정에서 해결되어야 할 가장 큰 문제 중 하나이다. 이 중 전기적인 손상을 줄이기 위한 몇 가지 무손상 공정이 제시되고 있으며, 그러한 기술 중의 하나가 이온빔의 Low Angle Forward Reflection을 이용한 식각방법이다. Low Angle Forward Reflection방법은 이온소오스로부터 발생시킨 이온을 Low Angle 에서 Reflection-시켜 이온빔을 중성화되도록 하는 방법으로, 이전 연구를 통해 Reflection시 입사각이 5도일 경우 대부분의 이온들이 중성화되는 결과를 얻었다. 또한, 실험에 사용된 $SF_6,{\;}NF_3,{\;}CF_4$와 같은 모든 가스종에서 유사한 값의 중성화 정도를 관찰할 수 있었으며, 이러한 가스를 이용하여 $Si0_2$ 식각시 Vertical한 Profile 결과를 얻었다. 본 연구에서는 기존 Grid 장치에서 이온소오스 부분에 Low Angle Forward Reflected Neutral Beam을 위한 판형 Reflector를 부착하였으며, 이에 따라 중성빔의 Flux가 크게 향상되며 Beam의 직진성을 향상시킬 수 있었다. 또한, F계열 가스를 이용한 실험을 통해 $Si0_2$ 식각율과 식각특성 면에서 향상된 실험결과를 얻을 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.332-332
• /
• 2015

Block Copolymer lithography는 deep nano-scale device 제작을 위한 기존의 top-down방식의 photo-lithography를 대체할만한 기술로 많은 연구가 진행되고 있다. polystyrene(PS)/poly-methyl methacrylate (PMMA)로 구성된 BCP의 nano-scale PS mask는 일반적인 플라즈마 공정에 쉽게 damage를 입는다. 중성빔 식각을 이용하여 식각 공정 중 발생하는 BCP의 degradation을 감소시키고, 비등방성 식각 profile을 얻을 수 있으며 sidewall roughness(SWR)와 sidewall angle(SWA)가 향상되는 것을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2007.02a
• /
• pp.97-97
• /
• 2007

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.61-62
• /
• 2007

low angle forward reflected neutral beam etching system으로 식각한 후 SIMS depth profile을 이용하여 에너지 침투 깊이에 따른 중성빔 에너지를 분석하여 중성화 과정에서 에너지와 flux의 손실이 있었다. 기존의 two-grid 대신에 three-grid를 사용하여 에너지의 변화없이 이온 flux 및 중성빔 flux가 향상됨을 알 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.107-107
• /
• 2009

본 연구에서는 중성빔을 이용한 Atomic Layer Etching(ALET) system을 이용하여 $ZrO_2$의 atomic layer etching mechanism에 대하여 연구하였다. Ar neutral beam irradiation dose와 $BCl_3$ gas pressure의 변화에 따라 $ZrO_2$ etch rate와 RMS roughness를 관찰했을 때, Ar neutral beam irradiation dose이 $1.485{\times}10^{16}atoms/cm^2{\bullet}cycle$ 이상이고 $BCl_3$ gas pressure가 0.15mTorr 이상 일 때 $ZrO_2$ etch rate은 $1.07\;{\AA}/cycle$의 일정한 값에서 유지됨을 확인하였다. 그리고 ALET와 ICP Etcher을 통해 $ZnO_2$를 각각 식각하여 physically or chemically damage를 비교한 결과, ALET가 기존의 ICP Etcher system보다 $ZrO_2$ 식각공정에 대해 적은 damage를 받는 것을 ARXPS를 통해 관찰 하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2005.11a
• /
• pp.178-178
• /
• 2005

• Proceedings of the Korean Vacuum Society Conference
• /
• 2007.08a
• /
• pp.83-83
• /
• 2007

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.114-114
• /
• 2012

Metal-oxide-semiconductor field-effect transistors (MOSFETs)의 critical dimension (CD)가 sub 45 nm로 줄어듬에 따라 기존에 gate dielectric으로 사용하고 있는 SiO2에서 발생되는 high gate leakage current 때문에 새로운 high dielectric constant (k) 물질들이 연구되기 시작하였다. 여러 가지 high-k 물질 중에서, aluminum-oxide (Al2O3)는 높은 dielectric constant (~10)와 전자 터널링 barrier height (~2eV) 등을 가지기 때문에 많은 연구가 되고 있다. 그러나 Al2O3를 anisotropic한 patterning을 하기 위해 주로 사용되고 있는 halogen-based 플라즈마 식각 과정에서 나타나는 Al2O3와 하부 layer간의 낮은 식각 selectivity 뿐만 아니라 표면에 발생되는 defect, stoichiometry modification, roughness 변화 등의 많은 문제점들로 인하여 device performance가 감소하기 때문에 이를 해결하기 위한 많은 연구들이 진행중이다. 따라서 본 연구에서는 실리콘 기판위의 atomic layer deposition (ALD)로 증착된 Al2O3를 BCl3/Ar 중성빔을 이용하여 원자층 식각한 후 식각 특성을 분석해 보았다. Al2O3 표면을 BCl3로 absorption시킨 후 Ar 중성빔으로 desorption 시키는 과정에서 volatile한 aluminum-chlorides와 boron oxychloride가 형성되어 layer by layer로 제거됨을 관찰 할 수 있었다.