• 제목/요약/키워드: 주파수 합성기

검색결과 427건 처리시간 0.023초

주파수 합성기를 위한 PLL 설계

  • 김송욱;김민호;정정화
    • 한국통신학회:학술대회논문집
    • /
    • 한국통신학회 1998년도 하계종합학술발표회 논문집(하)
    • /
    • pp.1180-1183
    • /
    • 1998

고정 주파수의 캐리어 합성을 통한 간단한 유사 랜덤 캐리어 발생기법 (A Simple Pseudo-Random Carrier Generation Technique by Fixed Frequency Carrier Composition)

  • 김종남;오승열;정영국;임영철
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2004년도 전력전자학술대회 논문집(1)
    • /
    • pp.420-424
    • /
    • 2004

  • 본 연구에서는 전력전자 변환장치에 적합한 고정주파수 캐리어 합성을 통한 간단한 유사 랜덤 발생기법을 제안하였다. 제안된 방법은 고정 주파수를 갖는 캐리어 C와 역상의 캐리어 $\bar{C}$ 를 랜덤하게 선택하여 유사 랜덤 캐리어를 발생한다. 랜덤 비트 발생기(PRBS)의 출력 상태에 따라 C와 $\bar{C}$가 랜덤하게 선택된다. 제안된 방법의 타당성을 검증하기 위하여 48v 단상 cascaded 5-레벨 인버터를 제작하였다. 실험 결과 고정 주파수의 캐리어 합성만으로 랜덤 주파수 캐리어를 간단하게 구현하였으며 전압 및 전류의 주파수의 광대역화를 실현할 수 있었다.

  • PDF

Integer-N 주파수 합성기를 위한 새로운 구조의 프로그램어블 주파수 분주기 설계 (A Design on Novel Architecture Programmable Frequency divider for Integer-N Frequency Synthesizer)

  • 김태엽;경영자;이광희;손상희
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.279-282
    • /
    • 1999

  • Frequency divider selects the channel of the frequency synthesizer. General programmable divider has many flip-flops to realize all integer division value and stability problem by using dual modules prescaler. In this paper, a new architecture of programmable divider is proposed and designed to improve these problems. The proposed programmable divider has only thirteen flip-flops. The programmable divider is designed by 0.65${\mu}{\textrm}{m}$ CMOS technology and HSPICE. Operating frequency of the programmable divider is 200MHz with a 3V supply voltage.

  • PDF