• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.137-140
• /
• 2008

본 논문에서는 높은 주파수에서 이미지신호에 따른 하향변환기의 선현성을 우수하게 나타내기 위하여 이미지 제거 특성이 우수한 능동소자를 선택하여 VSAT 위성통신용 Ka-band 하향변환기를 설계 및 제작하였다. 하향변환기의 구성은 저잡음 증폭기단, 이미지 제거 필터, 주파수 혼합기, 주파수 체배기, 전압제어 감쇄단 및 IF단으로 구성하였고, RF 경로의 동작 유무를 판단하기 위하여 국부 루프 경로로 구성되어 있다. 하향변환기의 이득은 $11.73{\sim}13.23dB$, 잡음지수 4.4dB 이하, 50dBc 이상의 이미지 제거 특성을 나타내어, 본 논문에서 제작한 하향변환기는 고속/광 대역폭을 가지는 디지털 통신 시스템에도 적용할 수 있다.

• 한국산학기술학회논문지
• /
• 제13권2호
• /
• pp.801-807
• /
• 2012

본 논문에서는 LC 필터 기술을 기반으로 하는 주파수 단일 하향 변환기를 설계 및 제작하였다. 설계한 단일 하향 변환기는 저잡음 증폭기, 혼합기 IF 증폭기, LC 필터로 구성하였으며 DC block 커패시터와 RF bypass 커패시터로 구성된다. 설계한 변환기는 IC를 LC 필터로 대치하여 전력을 감소시키고 제작비용을 낮추어주는 효과를 보인다. 본 논문에서 설계, 제작한 단일 하향 변환기는 이득이 약 10dBm이고 70MHz에서 18MHz의 대역폭을 실현하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.228-231
• /
• 2001

본 논문에서는 K-band SMDS용 하향변환기를 설계 및 제작하였다. SMDS용 하향변환기는 입력신호 주파수 19.2㎓~20.2㎓에 대한 3단 저잡음 증폭기, 대역통과필터, 18.25㎓의 국부발진기, 및 IF단으로 구성하였고 3단 저잡음 증폭기의 이득은 28dB를 나타내었다. 국부 발진기는 고안정 특성을 위하여 유전체 공진 발진기로 구성하여 주파수 18.25㎓에서 0.5dBm의 출력전력을 나타냈으며, 19.2㎓~20.2㎓의 RF신호를 드레인형 FET믹서에 인가하였을 때 950MHz ~1950MHz 범위에서 변환이득은 5dB를 나타내었다. 본 논문에서 국내 K-band 위성인터넷을 위한 하향변환기의 규격을 만족시킬 수 있었다.

• 한국산학기술학회논문지
• /
• 제14권2호
• /
• pp.840-845
• /
• 2013

본 논문에서는 LC 필터 기술을 기반으로 하는 광대역 주파수 이중 하향변환기(Frequency Double Down-Converter)를 설계 및 제작하였다. 설계한 이중 하향변환기는 저잡음 증폭기, 혼합기, IF 증폭기, LC 필터 등으로 구성되며, DC-Block 커패시터와 RF-Bypass 커패시터로 구성된다. 설계 시에 기존 변환기의 능동소자를 수동소자로 구현하였으며 이에 따라 전력감소 및 저가의 비용을 실현할 수 있었다. 측정 결과, 제작한 주파수 이중 하향변환기는 중심 주파수 63MHz 에서 대역폭 100MHz (13~113MHz)인 광대역을 실현하였으며, 이득은 약 40dB 임을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제7권4호
• /
• pp.115-120
• /
• 2002

본 논문은 Field Programmable Gate Array (FPGA)와 디지털 신호처리 소자를 이용한 IS-95 CDMA신호 처리기 FPGA와 고속의 ADC/DAC를 이용한 기저대역과 중간주파수(IF)의 디지털 변환기 그리고 주파수 상·하향 변환기를 구현하였다. IS-95 CDMA 채널 처리기는 짧은 PN 코드 발생기와 왈쉬 코드 발생기로 파일롯 채널의 신호를 발생시킨다. 디지털 IF는 FPGA, 디지털 송·수신 신호처리 소자와 고속의 ADC/DAC로 구성하였다. 주파수 상·하향 변환기는 필터, 믹서, 디지털 감쇠기와 PLL로 구성되어 중간주파수(IF)와 RF 주파수를 변환하였다. 이 구현된 시스템은 IS-95 CDMA 기지국 장비 등에 장착할 수 있다.

• 한국전자통신학회논문지
• /
• 제11권1호
• /
• pp.23-28
• /
• 2016

본 논문에서는 범 세계적으로 이용가능한 다중대역 디지털 위성방송용 Ku-대역 하향변환기를 설계하였다. 설계된 다중대역 하향변환기는 광대역 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3GHz)를 형성하고 디지털 제어에 의하여 4개대역 중 하나의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64dB, 저 잡음 증폭기의 잡음지수는 0.7dB, 출력신호의 P1dB는 15dBm, band 1반송주파수 9.75GHz에서 위상잡음은 -73dBc@100Hz를 나타내었다. 설계한 다중대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 한국전자통신학회논문지
• /
• 제12권3호
• /
• pp.427-432
• /
• 2017

본 연구는 디지털위성중계기용 SHF 대역 하향주파수변환장치의 설계 및 구현에 대해 기술하였다. SHF 대역 하향주파수변환장치는 PLDRO(: Phase Locked Dielectric Resonator Oscillator) 및 주파수변환기로 구현된다. 주파수변환기 내부에는 불요파 최소화를 위하여 사전 EM 시뮬레이션을 통하여 설계한 Microstrip BPF(: Band Pass Filter) 및 LPF(: Low Pass Filter)로 구현하였다. 제작 전 우주환경에 대한 사전 시뮬레이션 분석을 통하여 장비 오동작 가능성을 최소하였으며, 발사환경 시 발생하는 진동 및 우주 방사능에 의한 TID(: Total Ionizing Dose)에 대한 시뮬레이션을 통해 신뢰성 있는 하향주파수변환장치를 설계하였으며, 제작 후 주요 성능지표에 대해 만족여부 확인 및 사전 성능 시뮬레이션 결과와 비교하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.279-282
• /
• 2001

Ka-Band MMIC Mixer 칩 을 InGaAs/GaAs p-HEMT 공정의 Schottky Diode을 이용하여 개발하였다 설계된 칩은 상/하향 주파수 변환기로 사용할 수 있으며 Double Balance 구조로 되어있다. 크기 3.0$\times$2.4 $\textrm{mm}^2$ 칩의 On-wafer측정 결과, RF주파수 24～27 GHz와 LO주파수 16.28 GHz, IF 주파수 7.72～10.72GHz 상/하향에 대해서, 변환손실 <7dB와 Port별 격리도 >20dBc의 특성을 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2010년도 춘계학술대회
• /
• pp.665-667
• /
• 2010

본 논문에서는 주파수 하향 변환기를 이용한 전력증폭기의 혼변조 성분 검출 방법을 제안하였다. 전력증폭기 출력 신호의 일부를 전력분배기를 통해 2개의 경로로 나누어 변환기의 RF, LO 단자에 각각 인가한 뒤 그 차 주파수를 얻고, 얻어진 차 주파수 중 필요한 성분인 3차와 5차의 차 성분만 여파기로 걸러 내어 이를 DC 전압으로 변환함으로써 전력 증폭기 출력 신호의 혼변조 성분의 크기를 알 수 있었다. 3W 전력증폭기의 Vgs를 변화시켜서 3차 혼변조 성분이 -26.4~+2.15dBm, 5차 혼변조 성분이 -34.2~-12.89dBm으로 변화하였을 때, 검출된 DC 전압 크기는 +0.72~+0.9V의 변화를 보였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.213-217
• /
• 2001

본 논문에서는 CPW 구조를 이용하여 60 GHz 무선 시스템 응용을 위한 V-band용 하향 주파수 혼합기를 설계 및 제작하였다. 하향 주파수 혼합기의 설계 및 제작에 있어서 GaAs PHEMT(Pseudomorphic high electron mobility transistor)를 기반으로 하였으며, 회로설계를 위해 coplanar waveguide(CPW) 라이브러리를 구축하여 이용하였다. 제작된 하향 주파수 혼합기의 변환이득은 국부발진주파수(LO) 입력이 8 dBm일 때 -8.5 dB의 최대 변환이득 특성을 얻었으며 Pl dB는 -3.3 dBm을 얻었다. 제작된 회로의 칩 크기는 1.6$\times$l.6 $\textrm{mm}^2$ 이다.