• The Journal of Korean Association of Computer Education
• /
• v.10 no.4
• /
• pp.17-25
• /
• 2007

In this paper, the simplification procedure of Karnaugh Map, which is essential to design digital logic circuits, was implemented as a web-based educational tool by Java applet. The learners can make virtual experiments on the simplification of the digital logic circuit by clicking on some buttons or filling out some text fields. The proposed simplification procedure was implemented as a Java applet which is based on the Modified Quine-McCluskey algorithm. Thus, the implemented Java applet will enable the learners to enhance the learning efficiency as a auxiliary educational tool.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2015.10a
• /
• pp.1027-1030
• /
• 2015

하드웨어 디자인 설계에서 초기 단계의 설계 오류 발견은 개발 비용 감소 및 설계 시간 단축 측면에서 그 효과가 매우 크다. 이러한 초기 설계 오류 발견을 위한 대표적인 방법으로는 정형 검증(formal verification)이 있으며, Cadence SMV(Symbolic Model Verifier)는 정형 검증을 위해 Verilog HDL(Hardware Description Language)을 SMV로 자동 변환 해주는 장점이 있지만, 사건 기반 구조(event based structures)의 sensitivity list에 대한 지원을 하지 않는 한계가 있다. 이에 본 논문에서는 Cadence SMV에서 디지털회로(digital circuit) 중 하나인 조합 논리회로(combinational logic circuit)를 sensitivity list가 고려된 검증이 가능하도록 하는 방법을 제안한다. 신뢰성 있는 실험을 위해 본 논문에서는 제안하는 방법의 일반적인 규칙을 도출하였고, 도출된 규칙이 적용된 SMV 파일을 생성하는 자동화 프로그램을 구현하여 실험하였다. 실험결과 제안한 방법을 적용한 경우 기존 Cadence SMV가 발견하지 못한 설계상의 오류를 발견할 수 있었다.

• Journal for History of Mathematics
• /
• v.20 no.4
• /
• pp.61-70
• /
• 2007

Combinatorics, often called the 21 st century mathematics, has turned out a very important subject for the present information era. Modern combinatorics has started from some mathematical works, for example, Pascal's triangle and the binomial coefficients, and Euler's problems on the partitions of integers and Konigsberg's bridge problem, and so on. In this paper, we investigate the origin of combinatorics by looking over some interesting ancient combinatorial problems and some important problems which have started various subfields of combinatorics. We also discuss a little on the role of combinatorics in mathematics and mathematics education.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.5
• /
• pp.38-47
• /
• 1999

We have designed a 16bit adder which reduces the power consumption at each level of architecture, logic and transistor. The conventional ELM adder has a major disadvantage which makes glitch in the G cell when the particular input bit patterns are applied, because of the block carry generation signal computed by the input bit pattern. Thus, we propose a low power adder architecture which can automatically transfer each block carry generation signal to the G cell of the last level to avoid glitches for particular input bit patterns at the architecture level. We also use a combination of logic styles which is suitable for low power consumption with static CMOS and low power XOR gate at the logic level. Futhermore, The variable-sized cells are used for reduction of power consumption according to the logic depth of the bit propagation at the transistor level. As a result of HSPICE simulation with $0.6\mu\textrm{m}$ single-poly triple-metal LG CMOS standard process parameter, the proposed adder is superior to the conventional ELM architecture with fixed-sized cell and fully static CMOS by 23.6% in power consumption, 22.6% in power-delay-product, respectively.

• Journal of The Korean Association For Science Education
• /
• v.9 no.1
• /
• pp.101-111
• /
• 1989

본 연구의 목적은 광합성과 관련하여 한국 국민학교 5학년과 중학교 2학년 학생들이 갖고 있는 오개념을 조사하고, 학생들의 개념이해 정도, 논리적 사고능력, 그리고 학생배경변수들 사이의 상호관계를 조사하는 것이다. 세가지의 도구들이 이 연구를 위해 개발되었다. 광합성 개념검사 (Photosynthesis Concepts Test)는 광합성과 관련된 개념들의 이해를 평가하기 위해, 삐아제의 논리적 사고력 검사(Piagetian Cogical Reasoning Test)는 PCT에 포함된 3종류의 논리적 사고들, 변인 통제, 조합적 사고력, 상관관계 사고능력을 평가하기 위해, 그리고 실문서는 학생들의 배경변수들에 대한 정보를 얻기 위해 개발되었다. 이 도구들은 20명 의 국민학교 5학년, 239명의 중학교 2학년 학생들에게 시행되었다. 이 연구의 결과는 두집단의 학생들이 "먹이를 만든다"는 의미, 먹이의 정의, 식물에 의한 빛의 사용, 식물 뿌리와 잎의 기능들, 광합성 산물, 그리고 광합성을 위한 조건들과 관련하여 오개념을 갖고 있음을 보여 주었다. 국민학교 5학년과 중학교 2학년 사이의 개념 이해의 향상은 식물에 의한 빛 이용의 본질, 한 체계내에서 생물들간의 물질 교환, 포도당, 지방, 단백질 등에 대한 지식에서 보여졌고, 그래프를 해석하는 능력에서 또한 중학교 2학년 학생들이 앞섰다. 향상을 보인 항목들은 교과서에서 보다 많은 강조점을 두거나 상위의 논리적 사고능력을 요구하는 것들이었다. 희귀분석 결과, 전년도 과학성적과 논리적 사고력이 PCT 성취도에 가장 예견력이 높은 두 변수이며 5학년의 경우 성취도의 약 22%의 변량을, 중2의 경우 성취도의 약 40%의 변량을 설명하였다. 후속연구로서 내용의 추상성, 적절성, 그리고 요구되는 논리적 능력면에서 교수조건의 변형을 통한 오개념의 변화와 감소에 대한 실험적 연구가 제시되었다.

• Journal of Internet Computing and Services
• /
• v.16 no.3
• /
• pp.33-41
• /
• 2015

In this paper, the simplification procedure of Karnaugh Map, which is essential to design digital logic circuits, was implemented as web-based educational Java applets. The learners will be able to experience interesting learning process by executing the proposed Java applets. In addition, since the proposed Java applets were designed to contain educational technologies by step-by-step procedure, the maximization of learning efficiency can be obtained. The learners can make virtual experiments on the simplification of digital logic circuits by clicking on some buttons or filling out some text fields. Furthermore, the Boolean expression and its schematic diagram occurred in the simplification process will be displayed on the separate frame so that the learners can learn effectively. The schematic diagram enables them to check out if the logic circuit is correctly connected or not. Finally, since the simplification algorithm used in the proposed Java applet is based on the modified Quine-McCluskey minimization technique, the proposed Java applets will show more encouraging result in view of learning efficiency if it is used as assistants of the on-campus offline class.

• Journal of Engineering Education Research
• /
• v.2 no.1
• /
• pp.10-16
• /
• 1999

In this paper, we developed the internet-based educational software package (DVLab) for design and virtual experiment of the digital logic circuits. The DVLab consists of the LogicSim module for design and simulation of digital combinational/sequantial logic circuits, micro-controller application circuits and the BreadBoard module for virtual experiment and the Theory module for lecture and the Report/ReportChecker module and some other utility modules. All developed modules can be run as application programs as well as applets in the Internet. The LogicSim and the BreadBoard support real time clock function, output verification function on the designed circuits, trace function of logic values, copy-protection function of designed circuits and provide various devices including logic gates, TTLs, LED, buzzer, and micro-controller. The educational model of digital logic circuit design and experiment using the DVLab is also presented in this paper.

• Korean Journal of Logic
• /
• v.15 no.3
• /
• pp.307-322
• /
• 2012

It is demonstrated that there is a simple, canonical way to show the independency of the Friedman-style miniaturization of Kruskal's theorem with respect to $(\prod_{2}^{1}-BI)_0$. This is done by a non-trivial combination of some well-known, non-trivial previous works concerning directly or indirectly the (proof-theoretic) strength of Kruskal's theorem.

• Proceedings of the KIPE Conference
• /
• 2004.07a
• /
• pp.411-414
• /
• 2004

본 연구에서는 RPP(Randomized Pulse Position PWM)의 특징과 RSF(Random Switching Frequency PWM)의 특징을 모두 갖는 하이브리드 RPWM (Random PWM)기법을 제안하였다. 제안된 방법은 PRBS(Pseudo-Random Binary Sequence)로 동작하는 시프트 레지스터의 lead-lag 랜덤 비트를 사용한다는 점에서 종전의 방법과 동일하나, 이와 논리적인 비교를 위해 랜덤 주파수의 삼각파를 이용한다는 점에서 종전의 방법과 다르다. 본 연구의 타당성을 확인하기 위하여 인버터 기반의 3상 유도모터 구동시스템에 제안된 방법을 적용하였다. 그 결과 종전의 방법에 비하여 인버터 구동 유도모터의 전압 및 전류의 고조파 스펙트럼의 광 대역화에 탁월한 효과가 있음을 입증할 수 있었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.18 no.5
• /
• pp.30-34
• /
• 1981

This paper deals with the testability evaluation method for the digital systems. This method uses two factors: the complexity and the accessibility. The complexity depends on the ratio in combinational and sequential circuits, number of input/output terminals, and the circuit count by using the gate input level method. The accessibility is how easily to handle the data from I/O terminals. The system testability has a normalized value. Thus, analyzing the testability evaluation, and redesigning the circuit to improve testability, the systems increase interests for the maintenance and have high reliability. Finally, in comparison with Stephenson and Grason's technique, this technique gives sufficiently accurate results for much less computation effort.