• 화약ㆍ발파
• /
• 제18권4호
• /
• pp.29-42
• /
• 2000

발파에 사용하는 지발뇌관의 정확한 지연초시클 알지 못하면 발파진동제어 발파에서 허용진동값을 초과하여 실패하는 경우가 많다. 발파공의 지발단차를 설계함에 있어서 지발뇌관 사이의 실제 기폭초시가 8 ms를 초과하도록 기폭초시를 배열하기 위해서는 지발뇌관 자체의 지발초시 오차가 발파에 어떠한 영향을 미치는 가를 면밀하게 검토하여 발파진동을 제어할 수 있도록 지발뇌관 실제 초시에 의해 순차적으로 기폭될 수 있는 지발시차로 발파를 설계해야 한다. 지발뇌관의 제조기준과 명목상의 호칭 초시 및 실제 초시 등이 어떤 특징을 나타내며 발파를 설계할 때에는 어떤 초시를 기준하여 설계해야 진동제어를 실현할 수 있는 가를 알아보고, 국내의 전기 지발뇌관과 다단발파기를 이용한 발파설계 사례는 어떤 종류가 있으며, 다단발파 구역의 회로분할과 분할구역에 대하여 지발뇌관 및 다단발파기에 의한 지연시차 배열은 어떻게 조합해야 올바른 진동제어 발파가 될 수 있는 지를 검토한다. 지발뇌관의 실제 초시를 고려하지 않은 발파에서 설계시의 허용기준과 관계없이 과대한 발파진동이 발생되어 공해가 발생되므로 지발뇌관의 실제 초시를 기준하여 중복초시와 적정한 초시간격이 유지될 수 있도록 설계하는 기술이 필요하다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 추계학술대회
• /
• pp.68-70
• /
• 2018

본 논문에서는 무선전력전송시스템에서 Double-sided와 semi-bridgeless 정류기의 통합모델링 및 설계를 제안한다. 제안한 방식은 통합 모델링을 통해 제어기설계가 가능하며, 이를 통해 추가 회로가 없이 안정적인 출력전압제어가 가능하다. 본 논문에서는 구현된 모델링의 유효성 및 제어기 설계를 시뮬레이션에서 전압지령 변경과 Rising time 비교를 통해 검증한다.

• 한국지능시스템학회논문지
• /
• 제5권4호
• /
• pp.77-86
• /
• 1995

퍼지 제어기에 신경회로망을 병렬로 연결시키므로 제어성능 향상을 위해 필요했던 소속함수의 미세조정 과정이 학습으로 대신되게 하는 제어기 구조를 제안하였다. 신경회로망의 학습은 오차 역전파 알고리듬에 의해 수행되고 퍼지 제어기의 출력이 학습에 사용되는 오차량으로 사용된다. 따라서 본 제어기는 전문가의 경험과 지식을 제어기 설계에 이용할 수 있고, 별도의 학습과정 없이 제어과정 중에서 신경회로망 제어기가 학습되어 초기의 제어특성이 개선되어지는 특성이 있다. 그리고 본 구성에서 퍼지 제어기는 사용된 규칙에 의해 형성되는 위상평면상의 슬라이딩 면으로 필요한 제어특성과 신경회로망의 학습기준을 제시하는 한편 신경회로망이 학습되기전 제어 시스템의 제어특성이 안정되도록 하며, 신경회로망은 시스템의 상태궤적이 퍼지제어기에 의해 형성된 슬라이딩 면을 가능한한 근사하게 추종하도록 학습되어져 위상평면상 임의의 위치에 있는 시스템의 상태가 슬라이딩 면을 따라 안정점에 도달하도록 하게한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.26-35
• /
• 2005

일반적으로 디지털 시스템에서 시스템의 제어부 설계를 위해 FSM이 많이 사용된다. FSM은 제어흐름(Control Flow)으로부터 생성된 상태 다이어그램에 기반하여 구현된다. 설계자는 상태 다이어그램을 이용하여, HDL로 FSM을 설계하고 검증한다. FSM의 상태의 수가 증가할수록, FSM을 검증하거나 변경하는 작업은 매우 복잡해지고 오류가 많이 발생하며 많은 시간을 필요로 한다. 따라서 본 논문에서는 레지스터 전송 수준에서 제어흐름중심으로 하드웨어를 기술하는 언어인 Cycle-C를 제안한다. Cycle-C는 제어 흐름에 시간 정보를 더하여 FSM을 기술한다. Cycle-C로 표현된 FSM은 합성 가능한 VHDL 코드로 자동으로 변환된다. 실험에서는, 인터페이스 회로들에 대한 FSM을 비교 예제로 삼았다. Cycle-C를 이용한 설계와 설계자가 직접 RTL VHDL로 설계한 것은 비슷한 면적을 보였다. Cycle-C를 이용하면 설계자가 직접 기술한 RTL VHDL 행수의 약 10～50%만으로 동일한 동작에 대한 기술을 할 수 있었다.

• 한국멀티미디어학회논문지
• /
• 제6권7호
• /
• pp.1169-1177
• /
• 2003

블록화 현상이란 입력 영상에 대해 매우 낮은 비트율로 블록 기반 부호화 방식을 수행할 때 복원 영상에서 나타나는 블록 형태의 왜곡을 의미한다. 본 논문에서는 스플라인 곡선 생성 방식을 적용한 블록화 현상 감소 알고리즘에 대해 회로를 설계하고 구현하여 동작을 확인한다. 설계된 회로는 영상 데이터의 저장을 위한 메모리, 알고리즘 실행을 위한 산술/논리 연산회로, 제어 신호를 발생하는 제어 블록으로 구성된다. 산술/논리 연산회로는 처리될 화소와 블록 경계간의 거리에 따른 가중치 계산 회로와 블록 경계에서 유리 B 스플라인을 적용한 화소값 계산 회로로 이루어진다. 모의실험을 통해 본 논문에서 설계된 회로는 매우 우수한 블록화 현상 감소 기능을 갖는 것을 알 수 있다.

• 전기전자학회논문지
• /
• 제16권2호
• /
• pp.121-126
• /
• 2012

본 논문에서는 전압제어 발진기에서 변형된 구조의 주파수 동조회로를 갖는 push-push 전압제어 유전체 공진 발진기를 설계 및 제작하였다. Push-push 전압제어 유전체 공진 발진기는 중심주파수 16GHz에서 설계되었으며, LTCC (Low Temperature Co-fired Ceramic) 기술 공정의 장점을 이용하여 주파수 동조 회로를 A6 기판의 중간 layer에 삽입하여 설계하였으며 이로 인해 회로의 전체 크기를 줄일 수 있었다. 제작된 push-push 전압제어 유전체 공진 발진기의 측정결과 기본 주파수의 억압특성은 30dBc 이상 특성을 나타내었으며 0~12V의 제어전압 범위에서 0.43MHz의 주파수 튜닝 대역폭을 얻었다. 또한 커리어로부터 100KHz 떨어진 지점에서 -103dBc/Hz의 위상잡음 특성을 나타내었다.

• 디지털콘텐츠학회 논문지
• /
• 제17권3호
• /
• pp.173-180
• /
• 2016

본 논문에서는 종래의 보안관리 시스템과 송수신 모듈의 단점을 개선하기 위해 유무선 복합기능의 송수신 모듈과 이를 사용한 신뢰성 높은 실시간 보안시스템을 제안한다. 제안하는 복합 송수신모듈은 RF 제어 회로와 무선 송수신 회로로 구성된다. RF제어회로는 저전력 협대역 RF 송수신 시스템으로서 마이크로프로세서의 레지스터에 저장되어 있는 특정 주파수 대역을 불러올 수 있고, 임의로 값을 쓰거나 읽어 들여 임의 주파수의 송신출력을 사용자가 제어할 수 있도록 설계한다. RF 송신 모듈의 동작을 위한 구동 알고리듬을 제시하고 설계한 복합 송수신 모듈과 동작 알고리듬을 시작품으로 구현하여 실험을 통해 유효성을 확인한다.

• 한국산학기술학회논문지
• /
• 제11권7호
• /
• pp.2570-2578
• /
• 2010

본 논문에서는 임계전류도통모드로 동작하는 디지털제어 단상 역률개선(PFC; power-factor correction) 컨버터를 제안한다. 제안한 컨버터는 PFC를 위하여 DC-DC 부스트 컨버터 구조를 이용하며 인덕터전류를 임계도통모드로 동작시킨다. 또한 제안한 컨버터는 마이컴을 이용하여 디지털적으로 제어되기 때문에 제어회로는 간단해지고 컨버터는 더욱 효과적으로 동작한다. 본 논문에서는 먼저 제안한 컨버터의 동작원리를 설명하고 회로를 해석한다. 그리고 본 논문은 제안한 컨버터의 구현방법을 소프트웨어와 회로설계 부분으로 구분하여 구체적인 설계예와 함께 설명한다. 또한 설계된 회로파라미터에 의한 프로토타입 컨버터의 실험결과로 제안한 컨버터가 단상 PFC 컨버터로써 좋은 동작 특성을 가지고 있음을 보인다.

• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.90-97
• /
• 2010

본 논문에서는 DT-CMOS(Dynamic Threshold voltage CMOS) 스위칭 소자와 DTMOS Error Amplifier를 사용한 고 효율 전원 제어 장치(PMIC)를 제안하였다. 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하여 PMIC를 구현하였으며, 낮은 온 저항을 갖는 DT-CMOS를 설계하여 도통 손실을 감소시켰다. 벅 컨버터(Buck converter) 제어 회로는 PWM 제어회로로 되어 있으며, 삼각파 발생기, 밴드갭 기준 전압 회로, DT-CMOS 오차 증폭기, 비교기가 하나의 블록으로 구성되어 있다. 제안된 DT-CMOS 오차증폭기는 72dB DC gain과 83.5위상 여유를 갖도록 설계하였다. DTMOS를 사용한 오차증폭기는 CMOS를 사용한 오차증폭기 보다 약 30%정도 파워 소비 감소를 보였다. Voltage-mode PWM 제어 회로와 낮은 온 저항을 스위칭 소자로 사용하여 구현한 DC-DC converter는 100mA 출력 전류에서 95%의 효율을 구현하였으며, 1mA이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.115-118
• /
• 2001

일반적으로 반도체 제조 공정은 매우 복잡하고 다양한 공정들로 구성된다. 이러한 공정 중 Stage 부분은 웨이퍼에 회로 패턴을 기입하기 위하여 웨이퍼를 미리 지정된 위치로 이송하는 공정으로 매우 높은 정밀도가 요구되고 있다. Stage에 대해서는 x, y, z축 뿐아니라 각 축에 대한 회전까지도 고려한 6축 제어가 수행되어야 한다. 본 논문에서는 stage에 대한 정밀제어의 기반기술로서 선형 BLDC 모터를 이용하여 1축 위치제어 시스템의 제어에 관하여 연구하였다. 선형 BLDC 모터의 이동 중 발생하는 추럭리플을 보상하여 제어기 설계시 선형 시스템으로 고려하여 제어기를 설계할 수 있도록 하는 방법을 제안하였으며 실험을 통하여 1[${\mu}m$]의 해상도를 갖는 위치검출 엔코더를 이용하여 5[${\mu}m$]의 정밀도를 얻을 수 있었다.