• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.50-52
• /
• 2006

본 논문은 고성능 다결정 실리콘(Poly-Si) 박막 트랜지스터 (Thin Film Transistor)에서 단일 수직 그레인 경계(Single Perpendlcular Grain Boundary)가 고온 캐리어 스트레스(Hot Carrier Stress) 및 정전류 안정성 평가에서 어떠한 효과를 보이는가에 대해서 살펴보았다. 고온 캐리어 스트레스 하에서($V_G=V_{TH}+1V,\;V_D$ =12V),그레이 경계가 없는 다결정 실리콘 TFT와 비교했을 때 그레인 경계를 가지고 있는 다결정 실리를 TFT는 전기 전도(Electric Conduction)에 작용하는 자유 캐리어(Free Carrier)의 개수가 적기 때문에 상대적으로 더욱 우수한 전기적 특성을 나타낸다. 먼저 1000초 동안 고온 캐리어 스트레스를 가해준 결과 단일 그레인 경계를 가진 다결정 실리콘에서의 트랜스 컨덕턴스(Transconductance)의 이동 정도는 5% 미만으로 확인되었다. 반면에 같은 스트레스 조건 하에서 그레인 경계가 존재하지 않는 다결정 실리콘의 경우에는 그 이동 정도가 약 25%에 달하는 것으로 측정되었다. 다음으로 정전류 스트레스(Constant Current Stress) 인가시, 수직형 그레인 경계가 채널 영역 내에 존재하지 않는 다결정 실리콘 TFT는 드레인 접합 부분의 전계 세기를 비교했을 때, 그레인 경계를 가지고 있는 다결정 실리콘 TFT보다 상대적으로 낮은 원 인 때문에 적게 열화되는(Degraded) 특성을 확인할 수 있었다.

• 전자공학회논문지A
• /
• 제33A권7호
• /
• pp.162-170
• /
• 1996

A breakdown model of gate oxides under constant current stresses is proposed. This model directly relates the oxide lifetime to the stress current density, and includes statistical nature of oxide breakdown using the concept of "effective oxide thinning". It is shown tha this model can reliably predict the TDDB characteristics for any current stress levels and oxide areas.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.293-293
• /
• 2008

초전도 케이블은 저손실 대용량 전력수송이 가능한 전력케이블로서 대도시의 전력 공급문제를 해결할 수 있는 환경 친화적 신개념의 전력케이블이다. 한전 전력연구원 고창전력시험센터에서는 2006년에 22.9 kV, 100 m, 50 MVA급 초전도케이블 시스템을 설치하여 초전도케이블 실용화를 위한 신뢰성 시험을 실시하고 있다. 전력케이블의 주요한 신뢰성 요인 중의 하나가 절연특성이며 초전도케이블의 절연특성은 운전온도가 액체질소 온도이므로 절연지에 수분이 고화하여 일반적인 전력케이블보다 좋은 절연특성을 보이는 것으로 알려져 있다. 초전도 케이블은 절연지와 액체질소에 의해 절연이 이루어지며 열적, 기계적, 전기적, 환경적 스트레스에 의해 열화가 발생할 수 있다. 절연층에 이러한 스트레스가 누적되면서 void가 발생하게 되고 전계집중 현상에 의해 절연성능이 저하되며 과다한 열화의 발생시 절연파괴가 일어나게 된다. 온 발표에서는 운전온도 66.4 K에서 1.5 $U_0$ (20 kV) 전압의 30일간 연속 인가 시험과 초전도 케이블의 절연열화 가속시험을 통하여 얻은 부분방전 및 정전용량의 변화 등의 절연특성 평가 결과에 대해 논의한다.

• 한국컴퓨터정보학회논문지
• /
• 제5권4호
• /
• pp.102-105
• /
• 2000

외부 베이스 표면에 형성되는 표면 재결합 상태의 불안정성을 개선하기 위해 에미터 ledge 구조로 제작된 InGaP/GaAs HBT의 신뢰도 측정을 위해 고온에서 오랜 시간동안 정전류 스트레스를 인가하였다. 553K, 533K, 513K에서 콜렉터 전류 24㎃로 스트레스를 인가해 전류이득의 열화를 관찰하였다. 그 결과 EA＝1.97eV, WTTF＝4.8$\times$108시간(14$0^{\circ}C$)을 구하였다. InGaP/GaAs HBT의 열화 원인은 베이스 도펀트인 C의 확산으로 추정된다.

• E2M - 전기 전자와 첨단 소재
• /
• 제7권1호
• /
• pp.25-31
• /
• 1994

Properties of oxynitride films reoxidized by $N_2{O}$ gas after thermal oxidation and $N_2{O}$ oxide films directly oxidized by using $N_2{O}$ gas on the bare silicon wafer have been studied. From the AES analysis, nitrogen pile-up at the interface of Si/oxynitride and Si/$N_2{O}$ oxide has observed. $N_2{O}$ oxide and oxynitride films have the self-limited characteristics. Therefore, it will be possible to obtain ultra-thin films. Nitrogen pile-up at the interfaces of Si/oxynitride and Si/$N_2{O}$ oxide strengthens film structure and improves dielectric reliability. Although fixed charge densities and interface trap densities of N20 oxide and oxynitride films have somewhat higher than those of thermal $SiO_2{O}$, $N_2{O}$ oxide and oxynitride films showed improved I-V characteristics and constant current stress.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.297-305
• /
• 2000

본 논문에서는 다양한 안테나 면적을 가지는 다결정실리콘(poly-Si) 및 폴리사이드(polycide) 게이트 물질을 게이트로 갖는 커패시터 및 n/p-MOS 트랜지스터를 사용하여 AAR(Antenna Area Ratio)의 크기에 따른 플라즈마 피해를 측정 및 분석하였다. 플라즈마 공정에 대한 신뢰도 특성을 조사하기 위해, MOS 소자의 게이트 물질을 달리하여 플라즈마 공정에 대한 초기 특성 및 F-N 스트레스와 hot carrier 스트레스 인가시의 n/p-MOSFET의 열화 특성을 측정한 결과 금속 AR에 의하여 플라즈마 공정의 영향을 받는 것으로 관찰되었다. 폴리사이드 게이트 구조가 다결정실리콘 게이트 구조보다 AAR에 따른 정전류 스트레스 인가시의 TDDB(Time Dependent Dielectric Breakdown)및 게이트 전압의 변화 등과 같은 신뢰성 특성에서 상당히 개선됨을 알 수 있었다. 이는 텅스텐 폴리사이드 형성 공정 중에 불소가 게이트 산화막에 함유되었기 때문인 것으로 설명할 수 있으며, 게이트 물질로 폴리사이드를 사용한 소자에서 플라즈마 영향을 줄일 수 있다는 사실이 차세대 MOS 소자의 게이트 박막으로 폴리사이드 게이트 박막을 활용할 수 있는 가능성을 확인하였다.

• 대한전자공학회논문지
• /
• 제26권5호
• /
• pp.52-59
• /
• 1989

얇은 산화막의 신뢰성을 정전류 스트레스 방법으로 조사하였다. 실험에 사용된 소자는 산화막 두께가 20~25nm인 다결정실리콘 MOS 커패시터 이었다. VLSI 신뢰성 평가에 필수적인 자동측정 및 통계적 데이타분석을 HP9000 컴퓨터를 이용하여 수행하였다.측정한 TDDB 결과로부터 산화막의 결합밀도, 절연파괴 전하량(Qbd), 수명등을 측정한 결과 스트레스를 가하는 극성에 따라서 다른 특성이 나타났다. 결함밀도는 (-) 게이트 주입의 경우에 62개$cm^2$ 이었다. 절연파괴 전하량은 (+) 게이트 주입의 경우 30C/$cm^2$이었고, (-)게이트 주입의 경우가 1.43$cm^2$/A 이었고, (+)게이트 주입의 경우가 1.25$cm^2$/A이었다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.1-8
• /
• 1999

본 논문은 두께가 각각 다른 습식 산호막의 정전류 스트레스에 따른 SILC를 측정하여 SILC의 전도 mechanism 및 발생원인을 조사하였다. $N_2O$ 어닐링한 산화막의 SILC 특성도 조사하였다. 또한, 60A 두께의 $N_2O$ 어닐링한 터널링 산호막을 갖는 ,flash memory cell을 $0.25{\mu}m$ 설계규칙에 따라 제작하여 그 특성을 측정하였다. 그 결과, SILC의 발생 원인은 전기적 스트레스 인가에 따른 산호막내에 생성된 트랩 때문이며, SILC의 전도 mechanism은 전기장 세기가 8MV/cm 이하일 때 산호막 트랩을 경유한 modified F-N 터널링이 8MV/cm 이상일 때 전형적인 F-N터널링이 주도적임을 알 수 있었다. 60A의 $N_2O$ 어닐링한 산화막은 SILC에 대한 내성 측면에서 큰 개선 효과가 있음을 알 수 있었다. 또한 이 막을 flash memory cell의 터널링 산호막으로 이용할 경우, $10^6$회의 endurance와 10년 이상의 드레인 disturb가 보장되고 8V-프로그래밍이 가능한 특성을 얻을 수 있었다.