• Title/Summary/Keyword: 접합공정

Search Result 1,011, Processing Time 0.028 seconds

Trends of Low-temperature Bonding Technologies using Gallium and Gallium Alloys (갈륨 및 갈륨 합금을 이용한 저온접합 기술 동향)

  • Hong, Teayeong;Shim, Horyul;Sohn, Yoonchul
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.29 no.2
    • /
    • pp.11-18
    • /
    • 2022
  • Recently, as flexible electronic device-related technologies have received worldwide attention, the development of wiring and bonding technologies using liquid metals is required in order to improve problems such as formability in the manufacturing process of flexible devices and performance and durability in the bending state. In response to these needs, various studies are being conducted to use gallium and gallium-based alloys (eutectic Ga-In and eutectic Ga-In-Sn, etc.) liquid metals, with low viscosity and excellent electrical conductivity without toxicity, as low-temperature bonding materials. In this paper, the latest research trends of low-temperature bonding technology using gallium and gallium-based alloys are summarized and introduced. These technologies are expected to become important base technologies for practical use in the fields of manufacturing flexible electronic devices and low-temperature bonding in microelectronic packages in the future.

Adhesive Strength and Interface Characterization of CF/PEKK Composites with PEEK, PEI Adhesives Using High Temperature oven Welding Process (고온 오븐 접합을 적용한 PEEK, PEI 기반 CF/PEKK 복합재의 접착 강도 및 계면 특성 평가)

  • Park, Seong-Jae;Lee, Kyo-Moon;Park, Soo-Jeong;Kim, Yun-Hae
    • Composites Research
    • /
    • v.35 no.2
    • /
    • pp.86-92
    • /
    • 2022
  • This study was conducted to determine the effect of molecular formation of adhesive on interface characterization of thermoplastic composites. Carbonfiber/polyetherketoneketone (CF/PEKK) thermoplastic composites were fusion bonded and PEEK, PEI adhesive bonded using a high-temperature oven welding process. In addition, lap shear strength test and fracture surface analysis using a digital optical microscope and a scanning electron microscope (SEM), and Fourier transform infrared spectroscopy (FTIR) were performed. As a result, the adhesive bonding method improved adhesion strength with interphase having increased molecular formation of ether groups, ketone groups, and imide groups which mainly constitutes the CF/PEKK and adhesives. Furthermore, it was found that the use of PEEK containing more ether groups and ketone groups forms a more strongly bonded interphase and enhances the adhesive force of the CF/PEKK composites.

Ag Sintering Die Attach Technology for Wide-bandgap Power Semiconductor Packaging (Wide-bandgap 전력반도체 패키징을 위한 Ag 소결 다이접합 기술)

  • Min-Su Kim;Dongjin Kim
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.30 no.1
    • /
    • pp.1-16
    • /
    • 2023
  • Recently, the shift to next-generation wide-bandgap (WBG) power semiconductor for electric vehicle is accelerated due to the need to improve power conversion efficiency and to overcome the limitation of conventional Si power semiconductor. With the adoption of WBG semiconductor, it is also required that the packaging materials for power modules have high temperature durability. As an alternative to conventional high-temperature Pb-based solder, Ag sintering die attach, which is one of the power module packaging process, is receiving attention. In this study, we will introduce the recent research trends on the Ag sintering die attach process. The effects of sintering parameters on the bonding properties and methodology on the exact physical properties of Ag sintered layer by the realization 3D image are discussed. In addition, trends in thermal shock and power cycle reliability test results for power module are discussed.

Characteristics of Shallow $P^{+}$-n Junctions Including the FA Process after RTA (RTA 후 FA 공정을 포함한 $P^{+}$-n 박막 접합 특성)

  • Han, Myeong-Seok;Kim, Jae-Yeong;Lee, Chung-Geun;Hong, Sin-Nam
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.39 no.5
    • /
    • pp.16-22
    • /
    • 2002
  • This paper suggests the optimum processing conditions for obtaining good quality $P^{+}$-n shallow junctions formed by pre-amorphization and furnace annealing(FA) to reflow BPSG(bore phosphosilicate glass). $BF_2$ions, the p-type dopant, were implanted with the energy of 20keV and the dose of 2$\times$10$^{15}$ cm$^{-2}$ into the substrates pre-amorphized by As or Ge ions with 45keV, 3$\times$$10^{14}$ $cm^{-2}$. High temperature annealings were performed with a furnace and a rapid thermal annealer. The temperature range of RTA was 950~$1050^{\circ}C$, and the furnace annealing was employed for BPSG reflow with the temperature of $850^{\circ}C$ for 40 minutes. To characterize the formed junctions, junction depth, sheet resistance and diode leakage current were measured. Considering the preamorphization species, Ge ion exhibited better results than As ion. Samples preamorphized with Ge ion and annealed with $1000^{\circ}C$ RTA showed the most excellent characteristics. When FA was included, Ge preamorphization with $1050^{\circ}C$ RTA plus FA showed the lowest product of sheet resistance and junction depth and exhibited the lowest leakage currents.

$Si_xGe_{1-x}/Si/Si_xGe_{1-x}$ Channel을 가진 JFET의 전기적 특성

  • Park, Byeong-Gwan;Yu, Ju-Tae;Kim, Dong-Hun;Kim, Tae-Hwan
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2013.02a
    • /
    • pp.626-626
    • /
    • 2013
  • P-N 접합에 의해 절연된 게이트를 통해 전류 통로를 제어하는 접합형 전계효과 트랜지스터(Junction Field Effect Transistors; JFETs)는, 입력 임피던스가 크고, 온도에 덜 민감하며, 제조가 간편하여 집적회로(IC) 제조가 용이하고, 동작의 해석이 단순하다는 장점을 가지고 있다. 특히 JFET는 선형적인 전류의 증폭 특성을 가지고 있으며, 잡음이작기 때문에, 감도가 우수한 음향 센서의 증폭회로, 선형성이 우수한 증폭회로, 입력 계측 증폭 회로 등에 주로 사용되고 있다. 기존에 사용되는 JFET 소자는 구조와 제조 공정에 따라서, 컷 오프 전압($V_{cut-off}$)과 드레인-소스 포화 전류($I_{DSS}$)의 변화가 심하게 발생하여, 소자의 전기적 특성 제어가 어렵고, 소자의 수율이 낮다는 문제점이 있다. 본 연구에서는 TCAD 시뮬레이션을 통해 게이트 전압에 의해 채널이 형성되는 채널 층의 상하부에 각각 $Si_xGe_{1-x}$로 이루어진 상부 및 하부 확산 저지층을 삽입한 JFET 소자 형성하여, 게이트 접합부의 접합 영역 확산을 저지하고, 상기 게이트 접합부가 계면에서 날카로운 농도 구배를 갖도록 함으로써, 공정 변화에 따른 전기적 특성의 편차가 작아지는 JFET 소자 구조를 만들어 전기적 특성을 개선하였다. JFET은 채널층에 삽입된 $Si_xGe_{1-x}$ 층의 두께, Ge 함유량 및 n채널층의 두께를 변화하였을 때, off 상태의 게이트-소스 전압이 감소한 반면에 드레인-소스 포화 전류($I_{DSS}$)와 컨덕턴스(gm) 값이 증가하였다. 삽입된 $Si_xGe_{1-x}$층이 Boron이 밖으로 확산되는 현상이 감소하여 채널이 좁아지는 현상을 막아 소자의 전기적 특성을 개선함으로써 제조공정의 변화에 관계없이 컷오프 전압을 정확하고 안정되게 제어할 수 있고 이를 통해 소자의 수율을 높일 수 있을 것으로 기대된다.

  • PDF

기술현황분석 - 알루미늄 차체부품의 SPR 접합기술 동향

  • Seo, Jeong;Gang, Hui-Sin;Lee, Mun-Yong;Jo, Hae-Yong
    • 기계와재료
    • /
    • v.23 no.3
    • /
    • pp.138-146
    • /
    • 2011
  • 자동차 차체 경량화를 위해 알루미늄 스페이스 프레임 구조가 개발되고 있으나, 관재결합이 필요하기 때문에 기존의 저항 점용접이 적용되기 어렵다. 또한, 멤버와 멤버의 연결부에서는 철강재난 고강도 재료의 사용이 요구되므로 이종재료 접합기술이 필요하다. 알루미늄 및 이종재료 접합방법으로는 볼트체결, 클린칭, SPR 접합, 접착재 등이 있으나, SPR 접합은 기계적인 결합방법의 하나로, 일반 리벳공정과는 달리 별도의 홀이 필요없기 때문에 자동화에 용이하며 작업시간도 빠르다. 리벳의 압입 방식으로 판재의 열변형이 거의 없고 친환경적인 공법으로 사용되고 있으며, 소음이 적고, 용접이 불가능한 이종재료의 결합도 가능하다. 무엇보다 자동차 양산용 장비 적용이 용이하기 때문에 기존의 저항 점용접을 대체하기 편리하다. 따라서, 본 글에서는 알루미늄 차체 부품 접합을 위한 SPR 접합공법에 대한 국내외 기술개발 동향을 분석하고, 한국기계연구원에서의 최근 기술개발 내용을 소개하고자 한다.

  • PDF

Ni계/Ag계 금속필러와 c-BN의 브레이징 접합부에서 Ti의 영향

  • Lee, Jang-Hun;Lee, Yeong-Seop;Im, Cheol-Ho;Lee, Ji-Hwan;Song, Min-Seok
    • Proceedings of the KWS Conference
    • /
    • 2006.10a
    • /
    • pp.196-198
    • /
    • 2006
  • 이 연구는 CBN을 건전한 브레이징을 하기 위해서, CBN과 금속필러메탈 접합계면에서의 금속성분과 산화물, 탄화물의 거동을 분석하는데 있다. 진공 인덕션 브레이징으로 온도는 $950{\sim}1100^{\circ}C$에서 브레이징 유지시간은 $5{\sim}30$분로 실시하였다. 금속필러로는 Ni-7Cr-3Fe-3B-4Si(wt.%)와 Ag-25Cu-5Ti(wt.%)을 사용하여 브레이징된 CBN은 $950{\sim}1000$도, 유지시간 10분 사이에서 각각 건전한 계면과 표면을 얻을 수 있었으며, 계면에서 Ti-rich상과 화합물이 확인되었다. 이상의 결과로 부터 화합물의 생성과 건전한 접합공정은 브레이징 온도와 시간이 좌우하며, N과 B, Ti의 함유량이 CBN의 브레이징 접합 특성의 중요변수로 생각되어진다. CBN과 Ni계/Ag계 브레이징 필러의 계면에서의 미세조직 및 화학반응의 메커니즘은 SEM, EPMA, XRD를 이용하여 분석하였다.

  • PDF

70nm NMOSFET fabrication with ultra-shallow n+-p junctions using low energy As<+>(2) implantations (낮은 에너지의 As<+>(2) 이온 주입을 이용한 얕은 n+-p 접합을 가진 70nm NMOSFET의 제작)

  • Lee, Jong Deok;Lee, Byeong Guk
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.2
    • /
    • pp.9-9
    • /
    • 2001
  • Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 $As₂^ +$ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 $n ^+$-p접합을 구현 하였다. 이렇게 형성된 $n^ +$-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 $As₂^ +$ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 $V_ T$(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. $10^20$$㎝^ -3$이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

특집: 미래주도형 성형공정과 수치 해석기술 - 전자기 성형과 수치 해석 기술

  • Kim, Dae-Yong;Kim, Ji-Hun
    • 기계와재료
    • /
    • v.23 no.3
    • /
    • pp.30-47
    • /
    • 2011
  • 전자기 성형 공정은 강한 전이 자기장을 가공하고자 하는 금속에 직접 작용시켜 금속을 변형시키는 가공 기술로 최근 난성형성 소재의 성형 및 이종 소재의 접합 등에 장점을 가지고 있어 관심이 높아지고 있다. 또한, 전자기 성형 공정을 기존의 스템핑, 하이드로포밍과 같은 성형 공정의 단점을 보완하는 공정으로 이용하여 자동차 부품에 적용하려는 연구가 시도되고 있다. 전기, 자기, 열, 변형을 포함하는 복잡한 물리 현상이 관련되어 있는 전자기 성형 공정을 모사하기 위해서 각 물리 현상들을 연계하여 수치적으로 계산해 내는 기술에 대한 연구가 다각도로 진행 중이다. 본 고에서는 전자기 성형 기술에 대한 개념과 최신 국내외 기술 동향을 소개한 후, 전자기 성형의 수치 해석 기술에 대한 연구 동향을 정리하였다.

  • PDF