Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

70nm NMOSFET fabrication with ultra-shallow n+-p junctions using low energy As<+>(2) implantations

낮은 에너지의 As<+>(2) 이온 주입을 이용한 얕은 n+-p 접합을 가진 70nm NMOSFET의 제작

  • Published : 2001.02.01

⟨ Previous Next ⟩

Abstract

Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 $As₂^ +$ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 $n ^+$-p접합을 구현 하였다. 이렇게 형성된 $n^ +$-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 $As₂^ +$ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 $V_ T$(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. $10^20$$㎝^ -3$이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

Keywords

References

  1. The International Technology Roadmap for Semiconductors
  2. Intl. Electron Devices Meeting Tech Digest A 0.05μm-CMOS with Ultra Shallow Source/Drain Junctions Fabricated by 5keV Ion Implantation and Rapid Thermal Annealing A.Hori;H.Nakaoka;H.Uminoto;K.Yamashita;M.Takase;N.Shimizu;B.Mizuno;S.Odanaka
  3. IEEE Trans. on Electron Devices v.42 no.10 A 40nm Gate Length n-MOSFET Mizuki Ono;Masanobu Saito;Takashi Yoshitomi;Claudio Fiegna;Tatsuya Ohguro;Hiroshi IWai
  4. Intl. Electron Devices Meeting Tech. Digest An SPDD p-MOSFET structure suitable for 0.1 and sub 0.1micron channel length and its electrical characteristics M.Saito;T.Yoshitomi;M.Ono;Y.Akasaka;H.Nii;S.Matsuda;H.S.Momose;Y.Katumata;Y.Ushiku;H.IWai
  5. Symp. on VLSI Tech. Plasma Doping of Boron for Fabricating the Surface Channel Sub-quarter micron PMOSFET B.Mizuno;M.Takase;I.Nakayama;M.Ogura
  6. Intl. Electron Devices Meeting Tech. Digest Novel Shallow Junction Technology using Decaborane($B_10H_14$) K.Goto;J.Matsuo;T.Sugii;H.Minakata;I.Yamada;T.Hisatsugu
  7. IEEE Electron Device Lett. v.13 no.10 Ultra Shallow Junctions for ULSI Using As₂Implantation and Rapid Thermal Anneal B.G.Park;J.Bokor;H.S.Luftman;C.S.Rafferty;M.R.Pinto
  8. The 7th Korean Conference on Semiconductors Sub 0.1μm NMOSFET with 12nm $n^+$-p Junction Using $As₂^+$ 5keV Ion Implantation B.Y.Choi;I.H.Nam;J.D.Lee;B.G.Park
  9. J. of the Korean Phys. Society v.35 Realization of Ultra-Fine Lines Using Sidewall Structures and Their Application to nMOSFETs S.K.Sung;Y.J.Choi;J.D.Lee;B.G.Park
  10. Analysis and Design of MOSFETs: Modeling, Simulation, and Parameter Extraction J.J.Liou;A.Ortiz-Conde;F.Garcia-Sanchez
  11. MOSFET Models for VLSI Circuit Simulation-Theory and Practice N.Arora