• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2012년도 춘계학술발표대회
• /
• pp.3-6
• /
• 2012

최근 응용 특화된 다양한 구조의 프로세서가 확산됨에 따라 기존 운영체제를 다른 구조의 플랫폼으로 이식하는 비용이 증가하고 있다. 기존 운영체제에서는 소스 코드 수준에서 하드웨어 의존적인 부분을 HAL(hardware abstraction layer)로 구분하여 관리함으로써 이기종 플랫폼간의 이식성을 높이고자 하였다. 그러나 기존 HAL 구조는 대부분 하드웨어의 물리적인 구조만을 고려하여 설계되어 체계적인 이식 작업이 어렵다는 문제점을 가지고 있다. 이를 위해 본 논문에서는 하드웨어의 물리적인 구조와 운영체제의 기능적인 요소를 함께 고려한 HAL 구조를 제안한다. 제안하는 HAL 구조의 효용성은 S3C2410 에서 실행하는 운영체제를 Cell BE 플랫폼으로 이식하는 사례 연구를 통해 검증하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2021년도 춘계학술발표대회
• /
• pp.457-458
• /
• 2021

딥러닝 알고리즘 중 DCNN(DeConvolutional Neural Network)은 이미지 업스케일링과 생성·복원 등 다양한 분야에서 뛰어난 성능을 보여주고 있다. DCNN은 많은 양의 데이터를 병렬로 처리할 수 있기 때문에 하드웨어로 설계하는 것이 유용하다. 최근 DCNN의 하드웨어 구조 연구에서는 overlapping sum 문제를 해결하기 위해 deconvolution 필터를 convolution 필터로 변환하는 TDC(Transforming the Deconvolutional layer into the Convolutional layer) 알고리즘이 제안되었다. 하지만 TDC를 CPU(Central Processing Unit)로 수행하기 때문에 연산의 최적화가 어려우며, 외부 메모리를 사용하기에 추가적인 전력이 소모된다. 이에 본 논문에서는 저전력으로 구동할 수 있는 FPGA 기반 TDC 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 자원 사용량이 적어 저전력으로 구동 가능할 뿐만 아니라, 병렬 처리 구조로 설계되어 빠른 연산 처리 속도를 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.103-106
• /
• 2010

전자 출판 기술과 전자책 단말기의 발전으로 전자책 컨텐츠의 보급이 확산되면서 전자책은 정보 자료로써 그 중요성이 더해가고 있으며 전자책 단말기를 통하여 컨텐츠를 다운로드 받으려는 요구가 증가 되어 가고 있다. 전자책 컨텐츠 다운로드 서버를 개발하기 위해서는 전자책 단말기의 하드웨어 특성이 고려되어야 한다. 본 논문에서는 Wi-Fi 전자책 단말기의 하드웨어 특성을 고려하여 Wi-Fi 전자책 단말기를 통해 전자책 컨텐츠를 효과적으로 다운 받을 수 있는 다운로드 서버를 설계 및 구현 하였다.

• 전력전자학회지
• /
• 제12권3호
• /
• pp.25-31
• /
• 2007

• 전자진흥
• /
• 제4권3호
• /
• pp.76-81
• /
• 1984

• 대한전자공학회논문지SD
• /
• 제41권9호
• /
• pp.73-84
• /
• 2004

본 논문에서는 하드웨어 상에 구현된 암호 프리미티브의 안전성을 위협할 수 있는 부채널 공격의 하나인 단순 전력 분석 (Simple Power Analysis)에 대응하는 알고리즘을 제안하고 이를 하드웨어로 구현하고자 한다. 제시하는 알고리즘은 기존에 알려진 대응 알고리즘보다 스칼라 곱셈 방법이 보다 효율적인 장점이 있다. 기존의 대응 알고리즘은 연산의 종속성 때문에 하드웨어의 장점인 병렬 처리 기법을 효율적으로 적용하기 어려운 단점이 존재한다. 이러한 단점을 보완코자 본 논문에서 제시하는 알고리즘은 동작 성능의 저하를 최소화하기 위해 역원 계산 시간 동안 곱셈 및 제곱 연산을 수행할 수 있도록 구성하였다. 또한 하드웨어 기술 언어인 VHDL(VHSIC Hardware Description Language)로 제안 알고리즘을 구현하여 성능 검증을 수행하였으며 이의 활용을 모색하였다. 하드웨어 합성은 Syplify pro7.0을 사용하였으며, 타겟 칩 Xillinx VirtexE XCV2000EFG1156을 대상으로 하였을 때 전체 등가 게이트는 60,608게이트, 최대 동작 주파수는 약 30Mhz로 산출되었다. 본 논문에서 제시한 스칼라 곱셈기는 전자 서명(Digital Signature), 암호화(Encryption) 및 복호화(Decryption), 키 교환(Key Exchange)등의 핵심 연산으로 사용될 수 있을 것으로 보이며, 자원 제약이 심한 Embedded-Micom 환경에 적용하였을 경우, 단순 전력 분석에 안전하면서 효율적인 연산 기능을 제공할 수 있을 것으로 보인다.

• 항공우주시스템공학회지
• /
• 제16권4호
• /
• pp.10-16
• /
• 2022

항공 시스템은 소프트웨어·하드웨어 복합 형태로 개발되므로, 관련 가이드라인의 적용 필요성이 증가하고 있다. 그러나 현재 국내의 항공 시스템에 전자 하드웨어와 관련한 국제 개발 가이드라인을 체계적으로 적용한 경우는 흔치 않다. 따라서, 본 연구에서는 초정밀 GPS 보정시스템(SBAS; Satellite Based Augmentation System) 개발·구축의 KASS(Korea Augmentation Satellite System) 성능적합증명 수행을 사례로 항공(우주)용 전자 하드웨어 개발 가이드라인인 DO-254와 ECSS-Q-ST-60-02C의 비교 분석 연구를 목적으로 한다.

• 한국정보전자통신기술학회논문지
• /
• 제9권4호
• /
• pp.414-418
• /
• 2016

본 논문은 저면적 gradient magnitude 연산을 위한 하드웨어 구조를 제안한다. 하드웨어 복잡도를 줄이기 위해 정사영 벡터의 특징 및 하드웨어 자원 공유기법을 이용했다. 제안된 하드웨어 구조는 gradient magnitude 연산 알고리즘의 변형 없이 구현되었기 때문에 gradient magnitude 데이터 품질의 열화 없이 구현될 수 있다. 제안된 저면적 gradient magnitude 연산 하드웨어는 Altera Quartus II v15.0 환경에서 Altera Cyclone VI (EP4CE115F29C7N) FPGA를 이용하여 구현되었다. 구현 결과, 기존 하드웨어 구조를 이용하여 구현한 연산기와의 비교에서 15%의 logic elements 및 38%의 embedded multiplier 절감 효과가 있음을 확인했다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.90-97
• /
• 2006

본 논문에서는 Multi-band OFDM(MB-OFDM) 시스템에 적합한 고속 연판정 비터비 디코더의 효율적인 하드웨어 구조에 대해서 제시한다. MB-OFDM 시스템은 최대 480Mbps의 데이터 속도를 처리해야 하고 시스템 클럭으로 528MHz가 제공되기 때문에, 설계의 신뢰도를 향상시키기 위해 병렬처리 구조를 사용한다. 따라서, 비터비 디코더도 여러 개의 데이터를 동시에 처리하는 병렬처리 구조를 지원해야 하며, 또한 고속의 데이터를 처리하기 위한 하드웨어 구조를 사용해야 한다. 본 논문에서는 4-way 병렬처리에 적합하면서도 동시에 하드웨어 부담을 최소화할 수 있는 비터비 디코더의 하드웨어 구조를 제시한다. 이를 위해, 비터비 디코더의 핵심 기능블록이라 할 수 있는 ACS의 다양한 구조를 비교 및 분석하고 하드웨어와 동작속도 측면에서 가장 적합한 구조를 찾아내도록 한다. 최적의 하드웨어 구조로 설계된 비터비 디코더는 Verilog HDL로 설계 및 검증되었으며, 하드웨어 복잡도 및 동작속도 측정을 위해 TSMC 0.13um 공정으로 합성되었다. 합성결과, 제시된 구조는 약 280K 게이트로 구성되었으며 MB-OFDM 시스템이 요구하는 동작 주파수내에서 동작함을 확인하였다.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.969-976
• /
• 2019

경량 인공지능 하드웨어는 다양한 문제의 해결을 위해 멀티모달 센서 데이터를 입력받아 특징 선택, 추출, 차원축소, 정규화 과정을 수행한 후 인공지능 엔진으로 예측 결과를 도출한다. 다양한 애플리케이션에서 높은 성능을 달성하기 위해서는 이러한 경량 인공지능 하드웨어의 초 매개변수와 전체적인 전처리 시스템의 구성을 데이터에 맞춰 최적화할 필요가 있다. 본 논문에서는 경량 인공지능 하드웨어의 효율적인 제어 및 최적화를 위한 통합 프레임워크를 제안한다. 제안된 통합 프레임워크는 데이터 전처리 및 뉴로모픽 기반 경량 인공지능 엔진을 유연하게 재구성할 수 있으며, 최적의 모델을 생성할 수 있다. 기능검증을 위해 손글씨 이미지 데이터 세트와 관성 센서 데이터 기반의 낙상 검출 데이터 세트를 사용하였으며, 실험 결과 제안하는 통합 프레임워크가 각각의 데이터 세트에서 90% 이상의 정확도를 갖는 최적의 모델을 생성함을 확인하였다.