• 제목/요약/키워드: 전자 하드웨어

검색결과 1,662건 처리시간 0.029초

공공분야 하드웨어 유지보수 비용 측정 기준 수립을 위한 연구 (A Study on the Establishment of Measurement Criteria for Hardware Maintenance Cost in Public Sector)

  • 진재률;김종국
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2023년도 춘계학술발표대회
    • /
    • pp.45-47
    • /
    • 2023
  • 국내 공공 하드웨어 분야 유지보수 발주에 있어 2013년도 이후 정확한 비용 측정 방식이 정해져 있지 않기에 국내·외 하드웨어 유지보수 관련 비용 측정 방식을 재조사하고 개선해 공공사업 부문 발주자 및 수주자 모두에게 적합한 가이드라인을 제시하고자 한다.

실시간 운영체제 DSP/BIOS를 이용한 3상 무정전전원공급장치(UPS) 소프트웨어 설계 (Software design of three phase uninterruptible power supply(UPS) using the realtime operating system DSP/BIOS)

  • 오성진;김경환;이동근
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2006년도 전력전자학술대회 논문집
    • /
    • pp.465-466
    • /
    • 2006
  • 대부분의 전력전자 시스템과 마찬가지로 3상 UPS 시스템 역시 전력전자 알고리즘 개발자가 응용프로그램을 작성할 때 하드웨어를 조작하고 초기화하는 하위 수준 코드를 작성해 왔다. 이와 같은 응용 소프트웨어와 하드웨어의 밀접한 통합은 시스템 성능차원에서는 부족함이 없으나 이식성과 유지보수 측면에서 많은 문제점을 보여왔다. 또한, 다양화 된 고객요구에 의하여 시스템이 점점 더 복잡해짐에 따라서 기존 소프트웨어 구성은 한계를 이르렀다. 본 논문에서는 TI사의 실시간 운영체제인 DSP/BIOS를 이용하여 3상 UPS 시스템 하드웨어와 응용프로그램을 분리하는 추상화 작업을 통해서 이루어진 성과에 관하여 제시한다. 분업화되고 상호 연동하는 방식의 개발 패러다임의 변화는 전력전자 알고리즘 개발자가 더 많은 시간을 알고리즘 개발에 투입 할 수 있게 하였고 다른 분야 개발자가 병렬로 소프트웨어 개발을 진행함에 따라서 전체적으로 개발기간의 단축을 가져왔다.

  • PDF

TCP/IP 하드웨어와 CPU와의 통신을 위한 Host/Interface 의 구현 (Host Interface Implementation for TCP/IP Hardware Accelerator)

  • 정여진;임혜숙
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.855-858
    • /
    • 2003
  • TCP/IP 를 포함하는 데이터 네트워킹 프로토콜을 구현함에 있어, 기존에는 소프트웨어 방식으로 구현되었던 모듈들을 하드웨어로 구현하는 프로젝트를 수행하면서, CPU 와 하드웨어 모듈과의 통신을 중계하는 모듈을 구현하였다. 본 논문에서는 TCP/IP 하드웨어와 CPU 와의 통신을 위한 Host Interface 의 기능에 대해 다루고 구현 방식을 Control flow와 Data flow의 입장에서 설명하였다. 우선, Host Interface 의 기능을 설명하고 Host Interface 의 입출력 신호를 정의하였다. Host Interface에서 이루어지는 CPU와 하드웨어 모듈간의 통신을 제어정보 흐름과 데이터정보 흐름으로 나누고 제어흐름을 위해서는 Command/Status Register 를 두었고, 데이터 흐름을 위해서는 CPU와 데이터 RAM 사이에 FIFO 를 두어 데이터의 흐름이 신속히 이루어지도록 하였다. 끝으로 Host Interface 와 주변 모듈들간의 통신에 대한 Testcases에 대해서도 다루었다.

  • PDF

CIE1931 색좌표계 변환의 최적화된 하드웨어 구현을 통한 색상 보정 (Color Correction with Optimized Hardware Implementation of CIE1931 Color Coordinate System Transformation)

  • 김대운;강봉순
    • 전기전자학회논문지
    • /
    • 제25권1호
    • /
    • pp.10-14
    • /
    • 2021
  • 본 논문에서는 기존 CIE1931 색 좌표계를 이용한 색상 보정 연산의 복잡성을 개선한 하드웨어를 제안한다. 기존 알고리즘은 연산 과정에서 큰 비트 수를 계산하기 위해 사용되는 4-Split Multiply 연산으로 인해 하드웨어가 커지는 단점이 있다. 제안하는 알고리즘은 기존 알고리즘의 정의된 R2X, X2R 연산을 미리 계산하여 하나의 행렬로 만들어 영상에 적용함으로써 연산량 감소와 하드웨어 크기 감소가 가능하다. Verilog로 설계된 하드웨어의 Xilinx 합성 결과를 비교함으로써 하드웨어 자원 감소와 4K 환경 실시간 처리를 위한 성능을 확인할 수 있다. 또한, FPGA 보드에서의 실행 결과를 제시함으로써 하드웨어 탑재 동작을 검증하였다.

하드웨어 개요

  • 박항구
    • ETRI Journal
    • /
    • 제8권2호
    • /
    • pp.21-28
    • /
    • 1986
  • 본고는 TDX-1 하드웨어 전반에 관한 개요를 다룸으로써 특집호의 내용중 각 부분에 서술되는 상세한 기술자료를 이해하기 위한 입문서로 작성되었다.

  • PDF

저전력 영상 특징 추출 하드웨어 설계를 위한 공통 부분식 제거 기법 기반 이미지 필터 하드웨어 최적화 (Image Filter Optimization Method based on common sub-expression elimination for Low Power Image Feature Extraction Hardware Design)

  • 김우석;이주성;안호명;김병철
    • 한국정보전자통신기술학회논문지
    • /
    • 제10권2호
    • /
    • pp.192-197
    • /
    • 2017
  • 본 논문은 저전력 영상 특징 추출 하드웨어 설계를 위한 공통 부분식 제거 기법 기반 이미지 필터 하드웨어 최적화 기법을 제안한다. 저전력 및 고성능 물체인식 하드웨어는 공장 자동화를 위한 산업용 로봇에 필수 모듈로 채택되고 있다. 따라서 물체인식 하드웨어의 영상 특징 추출 알고리즘에 다양하게 적용되는 Gaussian gradient 필터 하드웨어의 저면적 설계가 필수적이다. Gaussian gradient 필터의 하드웨어 복잡도를 줄이기 위해 필터에 사용되는 계수의 Symmetric한 특징과 Transposed form FIR 필터 하드웨어 구조를 이용했다. 제안된 이미지 필터의 하드웨어 구조는 알고리즘에 적용된 계수의 변형 없이 구현되었기 때문에 윤곽선 검출 알고리즘에 적용했을 때 검출 데이터의 열화 없이 구현될 수 있다. 제안된 이미지 필터 하드웨어 구조는 기존 구조와 비교했을 때 곱셈기의 수를 50% 절감할 수 있음을 확인했다.

개선된 적응형 콘트라스트 알고리즘 설계 (The Design of the Improved Adaptive Contrast Algorithm)

  • 최인석;윤진석;조화현;최명렬
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2004년도 춘계학술발표대회
    • /
    • pp.731-734
    • /
    • 2004
  • 본 논문은 입력영상의 화질 향상을 위하여 기존의 스트레칭 알고리즘을 이용하여 개선된 콘트라스트 알고리즘을 제안하였다. 입력영상의 픽셀(pixel)을 DR(Difference Range)의 범위에 따라 정해진 가중치를 적용하여 새로운 픽셀을 출력한다. 특별한 사용자 정의(User Define)없이 실시간적으로 화질을 개선할 수 있는 장점이 있다. 또한, 하드웨어 적인 측면에서 곱셈 과 나눗셈 연산을 배럴쉬프트(Barrel Shift)를 이용하여 하드웨어 복잡도를 감소 시켰다. 제안한 방식의 알고리즘의 검증을 위하여 C를 이용한 시각적 검증과 하드웨어 측면에서의 검증을 VHDL을 이용한 컴퓨터 시뮬레이션을 통해 확인하였다.

  • PDF

TDX-1A 운용 데이터 분석

  • 김종민;정철오;신성문
    • ETRI Journal
    • /
    • 제14권1호
    • /
    • pp.66-75
    • /
    • 1992
  • 본고에서는 TDX-1A 시스팀의 운용 데이터를 신뢰도 측면에서 분석하여, 시스팀이 가지는 신뢰도 분포 특성과 고장 현황 구성을 살펴보았다. 또한 하드웨어 신뢰도만 예측될 수 있는 시스팀에서 예측하기 어려운 하드웨어 외적 요인에 의한 고장이 시스팀의 신뢰도에서 차지하는 부분을 추정함으로써 하드웨어 고장과 소프트웨어 및 운용중 에러에 의한 고장을 감안한 시스팀 신뢰도 예측이 가능하도록 하였다.

  • PDF

GSM/GPRS용 MLSE 등화기의 소프트웨어/하드웨어 통합설계 구조제안 (A Software/Hardware Codesign of the MLSE Equalizer for GSM/GPRS)

  • 전영섭;박원흠;선우명훈;김경호
    • 대한전자공학회논문지TC
    • /
    • 제39권10호
    • /
    • pp.11-20
    • /
    • 2002
  • 본 논문에서 제 2세대 및 2.5세대 유럽 이동통신 표준인 GSM/GPRS에서 사용하는 MLSE 등화기의 하드웨어/소프트웨어 통합 설계를 제시한다. 이를 위해 Viterbi 알고리즘을 기본으로 하는 상관 방식(correlation)의 MLSE 기법 적응 등화기에 대한 알고리즘을 분석하고, TI사의 TMS320C5x 시뮬레이터를 사용하여 등화기의 연산량을 추정하였으며, 삼성의 0.5㎛ standard cell library (STD80)를 이용한 로직합성을 통해 하드웨어 크기를 추정하였다. 이를 기반으로 연산 요구량이 많은 블록에 대해 전용의 하드웨어로 구현함으로써 DSP의 연산 부담을 줄일 수 있다. 또한 연산 요구량이 적은 나머지 블록은 DSP로 설계하여 비교적 간단한 시스템 설계 방법을 결정할 수 있다. 이러한 설계방법을 이용하여 등화기의 효율적인 하드웨어/소프트웨어 통합 설계를 제안한다.

FSM 설계를 위한 하드웨어 흐름도와 하드웨어 기술 언어에 관한 연구 (A Study on a Hardware Folw-Chart and Hardware Description Language for FSM)

  • 이병호;조중휘;정정화
    • 대한전자공학회논문지
    • /
    • 제26권4호
    • /
    • pp.127-137
    • /
    • 1989
  • 본 논문에서는 논리 설계 자동화를 위한 레지스터 전송 레벨의 하드웨어 흐름도와 하드웨어 기술언어 SDL-II (symbolic description language)를 각각 제안한다. SDL-II는 일반화된 FSM(finite state machine)의 동작 및 구조적 특성을 제안하는 하드웨어 흐름도로 표현하고 이의 각 기호에 1대 1 대응하며 제어부와 데이타 전송부를 함께 기술하도록 구문을 설정한다. 또한 여러가지 설계 요구조건을 하드웨어 흐름도로 표현하고 이를 SDL-II로 기술하여 본 논문의 유효성을 보인다.

  • PDF