

저전력 영상 특징 추출 하드웨어 설계를 위한 공통 부분식 제거 기법 기반 이미지 필터 하드웨어 최적화

김우석*, 이주성**, 안호명***, 김병철****

Image Filter Optimization Method based on common sub-expression elimination for Low Power Image Feature Extraction Hardware Design

WooSuk Kim*, Juseong Lee**, Ho-Myoung An*** and Byungcheul Kim****

요약 본 논문은 저전력 영상 특징 추출 하드웨어 설계를 위한 공통 부분식 제거 기법 기반 이미지 필터 하드웨어 최적화 기법을 제안한다. 저전력 및 고성능 물체인식 하드웨어는 공장 자동화를 위한 산업용 로봇에 필수 모듈로 채택되고 있다. 따라서 물체인식 하드웨어의 영상 특징 추출 알고리즘에 다양하게 적용되는 Gaussian gradient 필터 하드웨어의 저면적 설계가 필수적이다. Gaussian gradient 필터의 하드웨어 복잡도를 줄이기 위해 필터에 사용되는 계수의 Symmetric한 특징과 Transposed form FIR 필터 하드웨어 구조를 이용했다. 제안된 이미지 필터의 하드웨어 구조는 알고리즘에 적용된 계수의 변형 없이 구현되었기 때문에 윌콕슨 검출 알고리즘에 적용했을 때 검출 데이터의 열화 없이 구현될 수 있다. 제안된 이미지 필터 하드웨어 구조는 기존 구조와 비교했을 때 곱셈기의 수를 50% 절감할 수 있음을 확인했다.

Abstract In this paper, image filter optimization method based on common sub-expression elimination is proposed for low-power image feature extraction hardware design. Low power and high performance object recognition hardware is essential for industrial robot which is used for factory automation. However, low area Gaussian gradient filter hardware design is required for object recognition hardware. For the hardware complexity reduction, we adopt the symmetric characteristic of the filter coefficients using the transposed form FIR filter hardware architecture. The proposed hardware architecture can be implemented without degradation of the edge detection data quality since the proposed hardware is implemented with original Gaussian gradient filtering algorithm. The experimental result shows the 50% of multiplier savings compared with previous work.

Key Words : Feature extraction, gradient magnitude calculator, high-throughput signal processing, low-complexity hardware architecture.

1. 서론

저전력/고성능 물체인식 하드웨어는 공장 자동

화를 위한 산업용 로봇에 필수 모듈로 채택되고 있다. 이러한 기술의 트렌드로 인해 저전력 영상

This work was supported by Gyeongnam National University of Science and Technology Grant 2016.

*Electrical, Electronic, and Control Engineering, HanKyong University

**Center of Human-centered Interaction for Coexistence

***Department of Electronics, Osan University

****Corresponding Author : Department of Electronic Engineering, Gyeongnam National University of Science and Technology (bckim@gntech.ac.kr)

Received January 12, 2017

Revised February 03, 2017

Accepted April 25, 2017

특징 추출 알고리즘 개발 및 영상 신호처리 프로세서 (Image signal processor) 하드웨어의 저면적 설계가 각광받고 있다 [1-4]. 이런 동향에 따라 다양한 영상처리 알고리즘에 적용되는 전처리 알고리즘 (Image pre-processing)의 VLSI (Very large scale integration) 구현에 대한 연구 또한 주목받고 있다 [5-7]. 저전력 물체인식 하드웨어 설계를 위해 기존 연구들에선 높은 차수 때문에 복잡도가 높은 이미지 Gradient 필터의 연산 복잡도를 낮추는데 집중해 왔다. Infinite impulse response (IIR) 필터 구조를 적용하여 필터링에 요구되는 곱셈연산을 덧셈연산의 반복으로 대체하거나 [6] 낮

은 차수의 필터를 여러 차례 적용시키는 방법을 채택해왔다 [7]. 하지만 기존 방법들은 픽셀당 연산에 필요한 Clock cycle 수가 큰 문제점이 있다.

본 논문에서는 기존 논문들의 latency 문제를 해결할 수 있는 이미지 Gradient 필터의 최적화 기법을 제안한다. 제안하는 최적화 기법은 필터에 사용되는 계수의 특징을 분석하여 공통되는 연산을 분석하여 공통되는 항에 대한 연산을 공유하여 사용할 수 있는 구조로 설계하고, 기본적으로 사용되는 finite impulse response (FIR) 필터의 구조를 transposed form [8]로 변경하여 이미지 필터에 적용시켜 필터링에 요구되는 곱셈연산을 줄일 수 있다.




그림 1. Gradient 필터가 적용된 이미지 및 Gradient magnitude 이미지. (a) 원본 이미지. (b) X-방향 Gradient 필터가 적용된 이미지. (c) Y-방향 Gradient 필터가 적용된 이미지. (d) Gradient magnitude 이미지.

Fig. 1. X/Y Gradient filtering image and gradient magnitude image. (a) Original image. (b) X-direction gradient image. (c) Y-direction gradient image. (d) Gradient magnitude image.

2. 기존 연구


Gaussian gradient 필터는 이미지에 X, Y 양방향으로 적용되어 gradient를 연산하는 필터이다. X/Y-방향 Gradient 정보는 물체인식 알고리즘에서 이미지의 윤곽선 및 윤곽선의 방향을 찾는 데 중요한 정보로 사용되는 벡터 정보인 Gradient magnitude 도출에 사용될 수 있다. 이는 벡터의 값이 가장 가파르게 증가하는 방향과 그 크기를 나타낼 수 있다. 그림 1은 Gradient 필터가 적용된 이미지 및 Gradient magnitude 이미지이다. 그림 1(a)는 원본 Houses 이미지,

그림 1(b)는 X-방향 Gradient 필터가 적용된 이미지, 그림 1(c)는 Y-방향 Gradient 필터가 적용된 이미지, 그림 1(d)는 그림 1(b)와 그림 1(c)의 X, Y-방향 Gradient 필터가 적용된 이미지를 이용하여 도출한 Gradient magnitude 이미지이다. 기존 연구들에서 낮은 복잡도의 X 및 Y-방향 Gradient 필터링을 위해, Iterative한 알고리즘을 적용하여 픽셀당 필터링에 필요한 Clock cycle 수를 증가시켜왔다 [6-7]. 하지만 이는 이미지 필터의 Throughput 성능을 낮추는 결과를 초래하기 때문에 고해상도 이미지의 실시간 영상처리 시스템에는 적용시킬 수 없는 단점이 있다.

3. 제안하는 AIN IDEA

제안하는 Gradient 필터링 연산 하드웨어 구조는 Gaussian gradient 필터링에 사용되는 계수의 특징을 분석하여 요구되는 연산기의 수를 절반으로 줄인다. 또, 이를 적용하기 위해 기존에 보편적으로 사용되는 Direct form FIR 필터 구조 대신 Transposed form FIR [8] 필터를 적용한다.

그림 2는 Gaussian gradient 필터의 계수를 나타낸다. (Sigma=1, N=8) 그림 2에서 볼 수 있듯이, Gaussian gradient 필터에 사용되는 계수는 4/5번째 계수를 중심으로 부호만 다르고 그 절댓값은 Symmetric 한 것을 확인할 수 있다. 1/8 번째 계수는 -0.0463/0.0463, 2/7 번째 계수는 -0.1789/0.1789,



Coefficient	1	2	3	4	5	6	7	8
Values	0.0463	0.1789	0.4653	0.3095	-0.3095	-0.4653	-0.1789	-0.0463

그림 2. Gaussian gradient 필터의 계수.
Fig. 2. Gaussian gradient filter coefficient.
(Sigma=1, N=8)

3/6 번째 계수는 -0.4653 /0.4653, 4/5 번째 계수는 -0.3095/0.3095로 좌/우 대칭으로 이루어져있다. 이 경우, 모든 계수에 대해 곱셈기를 사용할 필요 없이 대칭인 경우는 곱셈기를 하나만 사용하고, 필요한 부분에 부호변환을 시켜 곱셈기의 수를 절반으로 줄일 수 있다. 하지만 FIR 필터의 하드웨어 설계시, 기본적인 구조인 Direct form FIR 필터 구조를 적용하게 되면 각 계수별 연산 타이밍이 일치하지 않기 때문에 Transposed form FIR 필터 구조를 적용하도록 한다.

그림 3은 다양한 FIR 필터의 하드웨어 구조이다. 그림 3(a)는 Direct form FIR 필터의 하드웨어 구조, 그림 3(b)는 Direct form FIR 필터에서 Transposed form FIR 필터로의 변환과정, 그림 3(c)는 Transposed form FIR 필터이다. 그림 3(a)와 같이 Direct form FIR 필터는 입력 x[n]이 필터로 들어가 D-flipflop을 통해 Z-변환을 수행하고, 필터에서 요구하는 계수의 수만큼 곱셈연산이 수행된 후에 그 결과 값들의 합인 출력 y[n]을 출력하게 된다. 이 때, 각 계수에 곱해지는 x[n]의 타이밍이 D-flipflop에 의해 달라지기 때문에 필터 계수의 절댓값이 좌/우 대칭인 특징을 이용하여




그림 3. FIR 필터의 하드웨어 구조. (a) Direct form FIR 필터. (b) Direct form에서 Transposed form FIR 필터로 변환 과정. (c) Transposed form FIR 필터.
 Fig. 3. Hardware architecture of FIR Filter. (a) Direct form FIR filter. (b) Transformation process of Direct form to transposed form FIR Filter. (c) Transposed form FIR 필터.

곱셈기를 줄이는 방법을 적용시킬 수 없다. 이 문제의 해결을 위해 [8]에 소개된 Transposed form FIR 필터 구조를 적용하도록 한다. D-flipflop을 통한 Z-변환은 출력 값들의 타이밍만 조절 해 주면 되기 때문에 그림 3(b)와 같이 입력 후에 바로 Z-변환 되던 $x[n]$ 을, $x[n] \times c_n$ 형태로 변환된 후 Z-변환이 적용될 수 있도록 필터의 하드웨어 구조

를 변환한다. 따라서 그림 3(c)에 보인 Transposed form FIR 필터 하드웨어 구조를 이용한다.

제안된 Gaussian gradient 필터의 하드웨어 구조는 그림 4와 같다. Transposed form FIR 필터의 하드웨어 구조를 적용했기 때문에 입력 $x[n]$ 은 바로 곱셈기로 인가되고 그 값들은 $R_1 \sim R_4$ 로 출력된다. 음수 계수를 갖는 5, 6, 7, 8번째 항은 Sign bit를 이용하여 음수를 표시를 하여 결과를 합할 수 있도록 한다. 제안된 구조를 이용한 Gaussian gradient 필터는 그림에 나타난 것과 같이 설계에 요구되는 곱셈기의 수를 절반으로 줄일 수 있다.

4. 실험결과

제안된 Gaussian gradient 필터의 성능 검증을 위해 다양한 물체인식 알고리즘의 전처리 알고리즘으로 채택되고 있는 윤곽선 검출 알고리즘 [5]에 적용해 보았다. 그림 5는 윤곽선 검출 결과를 나타낸다. 그림 5(a)의 Houses 이미지를 이용하여 기존 Gaussian gradient 필터링 방법과 제안된 Gaussian 필터링 방법을 적용한 결과를 그림 5(b), (c)에 보였다. 그림 5(b)는 기존 Gaussian gradient 필터링을 이용한 윤곽선 검출결과, 그림 5(c)는 제안된 Gaussian gradient 필터링을 이용한 윤곽선 검출결과이다. 그림 5(b)와 그림 5(c)의 일치도를 확인하기 위해 두 영상의 차(-)영상을 구한 결과, 모든 픽셀에 대해 0이 출력되는 것을 확인했다. 이




그림 4. 제안된 Gaussian gradient 필터의 하드웨어 구조.
 Fig. 4. Proposed hardware architecture of Gaussian gradient filter.




그림 5. 윤곽선 검출결과. (a) 원본 이미지. (b) 기존 Gaussian gradient 필터를 이용한 윤곽선 검출결과. (c) 제안된 Gaussian gradient 필터를 이용한 윤곽선 검출결과.

Fig. 5. Edge detection result. (a) Original image. (b) Edge detection result using previous Gaussian gradient filter. (c) Edge detection result using proposed Gaussian gradient filter.

는 모든 윤곽선이 일치하고, 성능 열화가 없음을 보인다.

제안된 Gaussian gradient 필터 하드웨어 구조는 실제 영상처리 알고리즘에 적용되었을 때 성능 열화 없이 필터링에 요구되는 곱셈기의 수를 절반으로 줄일 수 있음을 확인하였다.

5. 결론

본 논문에서는, 저면적 Gaussian gradient 필터의 하드웨어 구조가 제안되었다. 제안된 하드웨어 구조는, Gaussian gradient 필터에 사용되는 계수의 절댓값 좌/우로 Symmetric한 특징과 Transposed form FIR 필터 하드웨어 구조를 적용하여 필터링에 요구되는 곱셈기의 수를 줄일 수 있도록 하였다. 기존 하드웨어 구조와 비교했을 때, 곱셈기의 수를 50% 절감할 수 있음을 확인했고, 실제 윤곽선검출 알고리즘에 적용시켜 알고리즘의 성능 열화 없이 구현될 수 있음을 확인했다. 본 논문에 제안된 저면적 필터 하드웨어 구조는 다양한 영상처리 시스템에 쉽게 적용될 수 있다.

참고문헌

[1] A. Alaghi, C. Li and J. P. Hayes, "Stochastic circuits for real-time image processing applications", in *Proc. ACM/EDAC/IEEE Design Automation Conference (DAC)*, pp. 136:1-6, Jun. 2013.

[2] S. Na, W. Lee, and K. Yoo, "Edge-based fast mode decision algorithm for intra prediction in HEVC," in *Proc. IEEE Int. Conf. Consum. Electron. (ICCE)*, Jan. 2014, pp. 11-14.

[3] Y. Lee, S. Chen, J. Hwang, and Y. Hung, "An Ensemble of Invariant Features for Person Reidentification," *IEEE Transaction on Circuits and Systems for Video Technology*, vol. 27, no. 3, pp. 470-483, Mar. 2017.

[4] K. Pauwels, L. Rubio, and E. Ros, "Real-Time Pose Detection and Tracking of Hundreds of Objects," *IEEE Transaction on Circuits and Systems for Video Technology*, vol. 26, no. 12, pp. 2200-2214, Dec. 2016.

[5] M. Nixon and A. Aguado, "Low-level feature extraction", in *Feature Extraction & Image Processing for Computer Vision*, 3rd ed., Academic Press, Sep. 2012.

[6] R. Deriche, "Using Canny's criteria to derive a recursively implemented optimal

edge detector”, *Int. J. Comput. Vision*, vol. 1, no. 2, pp. 167-187, Jun. 1987.

- [7] Q. Xu, S. Varadarajan, C. Chakrabarti, and L. J. Karam, “A Distributed Canny Edge Detector: Algorithm and FPGA Implementation”, *IEEE Transaction on Image Processing*, vol. 23, no. 7, pp. 2944-2960, Jul. 2014.
- [8] Keshab K. Parhi, “VLSI Digital Signal Processing Systems: Design and Implementation”, John Wiley, Indian Reprint, 2007.

저자약력

김 우 석(Kim Woo Suk) [학생회원]



- 2016년 3월: 한경대 전기전자 제어공학과(공학사)

<관심분야>

반도체 설계

이 주 성(Juseong Lee) [정회원]



- 2013년 2월 : 서울과학기술대학교 전자IT미디어공학과 (공학사)
- 2015년 8월 : 고려대학교 전기전자공학과 (공학석사)
- 2015년 10월 ~ 현재 : (재)실감교류인체감응솔루션연구단 연구원

<관심분야>

반도체 설계, 저전력 영상처리, 오류 정정 부호

안 호 명(Ho-Myoung An) [정회원]



- 2001년 2월 : 광운대학교 전자재료공학과 (공학사)
 - 2003년 2월 : 광운대학교 전자재료공학과 (공학석사)
 - 2009년 2월 : 광운대학교 전자재료공학과 (공학박사)
 - 2009년 3월 ~ 2013년 2월 : 고려대학교 전기전자전파공학과 연구교수
 - 2013년 3월 ~ 현재 : 오산대학교 전자과 조교수
- 반도체 소자, 비휘발성메모리, 광소자, 산화물반도체

<관심분야>

김 병 철(Byungcheul Kim) [정회원]



- 1988년 2월 : 광운대학교 전자재료공학과 (공학사)
 - 1990년 2월 : 광운대학교 전자재료공학과 (공학석사)
 - 2001년 2월 : 광운대학교 전자재료공학과 (공학박사)
 - 2001년 3월 ~ 2001년 8월 : 고려대학교 전기공학과 Post-Doc.
 - 2007년 1월 ~ 2008년 1월 : Dept. of Electrical Engineering, Arizona State Univ. 방문교수
 - 2001년 9월 ~ 현재 : 경남과학기술대학교 전자공학과 교수
- 반도체 메모리, LED 전원회로

<관심분야>