• Proceedings of the Korean Society of Soil and Groundwater Environment Conference
• /
• 2002.09a
• /
• pp.99-102
• /
• 2002

전기분해에 의한 부상현상을 이용하여 토양세정 후 발생되는 유출수 중의 유수를 분리하기 위한 적정 운전조건에 관하여 고찰하였다. 전압에 의한 유수분리 효율을 관찰한 결과, 전기분해 1시간 후 3V의 전압만으로도 88% 정도의 제거율을 나타내었으며 6V 이상의 전압에서는 90% 정도로 거의 비슷한 제거율을 나타내어 대부분의 에멀젼이 분리됨을 확인할 수 있었다. 동일조건에서는 전기분해 시간이 경과될 수록 분리효율이 향상되었으며, 전극 간격이 넓어질수록 같은 효율을 얻기 위해 소요되는 전압의 크기가 커짐을 알 수 있었다. 전기분해 시 양극에서는 OH$^{-}$의 방전으로 발생되는 산소에 의해 산화반응이 일어나며, 음극에서는 H$^{+}$가 방전되어 발생되는 수소에 의해 환원반응이 일어나며 미세한 기포가 형성된다. 유분의 부상분리 현상은 유분의 (-)charge와 전기분해에 의해서 발생되는 양이온의 결합으로 인한 중화반응 및 음극에서 발생되는 미세 수소기포로 인만 부상분리가 대부분을 차지하며, 전압 및 전기분해 시간이 증가하고 전극 간격이 좁을수록 음극에서 발생되는 미세기포의 양이 증가되어 부상효과가 크게 나타나는 것으로 판단된다. 전극 종류는 구리 > 알루미늄 > 철 > 티타늄 순으로 효율을 나타내었으며, 이는 양극으로 사용된 이러한 금속들의 전기전도도 차이에 의해 일어나는 현상으로 판단된다

• Electrical & Electronic Materials
• /
• v.5 no.3
• /
• pp.320-327
• /
• 1992

Twin-tub CMOS 공정에 의해 제작된 서브마이크로미터 채널길이를 갖는 n채널 및 p채널 MOSFET의 특성을 고찰하였다. n채널 및 p채널 영역에서의 불순물 프로파일과 채널 이온주입 조건에 따른 문턱전압의 의존성 및 퍼텐셜 분포를 SUPREM-II와 MINIMOS 4.0을 사용하여 시뮬레이션하였다. 문턱전압 조정을 위한 counter-doped 보론 이온주입에 의해 p채널 MOSFET는 표면에서 대략 0.15.mu.m의 깊이에서 매몰채널이 형성되었다. 각 소자의 측정 결과, 3.3[V] 구동을 위한 충분한 여유를 갖는 양호한 드레인 포화 특성과 0.2[V]이하의 문턱전압 shift를 갖는 최소화된 짧은 채널 효과, 10[V]이상의 높은 펀치쓰루 전압과 브레이크다운 전압, 낮은 subthreshold 값을 얻었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2002.05a
• /
• pp.202-205
• /
• 2002

본 논문은 계속적인 소자의 이용은 전기적인 스트레스까지 야기시키는데, 특히 게이트에 인가되는 전압이나 전류 스트레스는 게이트 산화 막의 열화를 야기 시킬 수 있다. 유리기판위에 저온(${\leq}600^{\circ}C$)공정의 고상결정화을 통하여 다결정 박막 트랜지스터를 제작한 후, 이 소자에 게이트와 드레인에 전압 스트레스를 인가하여 출력 특상과 전달특성을 분석하였는데, 그 결과 다결정 실리콘 박막 트랜지스터의 전달특성은 게이트 와 드레인 전압에 의존하는데 임계전압은 긴 채널길이와 좁은 채널 폭에서 높고 출력특성은 갑자기 높은 드레인 전류가 흐른다. 전기적 스트레스가 인가된 소자는 드레인 전류를 감소시킨다. 결국 전계효과 이동도는 긴 채널길이와 좁은 폭의 채널에서 더 빠른 것을 알 수 있다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.253-254
• /
• 2014

본 논문에서는 무정전전원장치(UPS : Uninterruptible Power Supply 이하 UPS)에서 사용되는 단상인버터의 전압 제어기의 낮은 대역폭으로 인하여 발생될 수 있는 전압 위상 지연 문제를 해결한다. 제안하는 방법은 전압 명령에 대한 전향보상을 이용한 새로운 전압 제어기를 제안하고 이를 MATLAB Simulink를 사용한 시뮬레이션을 통하여 효과를 입증하였다.

• Journal of Korean Society of Steel Construction
• /
• v.22 no.5
• /
• pp.411-420
• /
• 2010

In general, moving vehicles generate continuous and repetitive strain of energy on bridges. The strain energy can convert to electric energy due to its piezoelectric element. However, some factors should be considered in order to reasonably assess the feasibility such as load distribution applied on bridges and the relationship of strains generated according to loads. This study was carried out to estimate the generated voltage when piezoelectric elements were installed to a bridge. A steel-concrete composite specimen was fabricated and loads were applied, considering vehicle load-effects. As a result, the voltage generated in the element was evaluated and compared with the analysis equation of the piezoelectric effect.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.5
• /
• pp.1-5
• /
• 2011

In this paper, we optimize the gate field plate structure to improve breakdown characteristics of AlGaN/GaN HEMT by two-dimensional device simulator. We have simulated using three parameters such as field-plate length, types of insulator, and insulator thickness and thereby we checked change of the electric field distribution and breakdown voltage characteristics. As optimizing field-plate structure, electric fields concentrated near the gate edge and field-plate edge are effectively dispersed. Therefore, avalanche effect is decresed, so breakdown voltage characteristic is increased. As a result breakdown characteristics of optimized gate field-plate structure are increased by about 300% compared to those of the standard structure.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.20 no.8
• /
• pp.48-53
• /
• 2006

An electric arc furnace being used in the steel industry is a time-varying non-linear load causing voltage fluctuations to the power system. Flicker can be defined as the effect produced on the human visual perception by a changing emission of light lamps subjected to magnitude fluctuations of their supply voltage. The level of flicker depends on the amplitude, frequency and duration of the voltage fluctuations. In this paper, the voltage fluctuation problem in an 154[kV] system due to the electric arc furnace loads is investigated and the analysis results of the static var compensator application for the voltage flicker mitigation are presented and evaluated by the IEC 61000-3-7.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1339-1340
• /
• 2007

본 연구에서는 이종 차원 나노선과 나노입자의 결합에 따른 단일 나노선 소자의 전기적 특성 및 메모리 효과를 연구하였다. 열증착법으로 성장 된 p 형 Si 나노선에 Atomic Layer Deposition (ALD) 방법으로 10nm의 $Al_{2}O_{3}$를 증착한 후 Low Precensure - Chemical Vapor Deposition (LP-CVD)를 이용하여 Polycrystalline Sicon(Poly-Si)을 Si 나노선 위에 5nm 증착하고 습식 에칭법을 이용하여 poly Si 내의 $SiO_x$를 제거하여 Si 나노입자를 Si 나노선 위에 형성시켰다. 그 후 포토리소그래피 공정을 이용하여 Top gate 형태의 나노선-나노입자 이종결합 Field-Effect Transistor (FET) 소자를 제작하여 게이트 전압에 따른 드레인 전류-전압($I_{DS}-V_{DS}$)의 변화를 측정하여 나노선의 전기 소자로서의 특성을 확인하고, 게이트 전압을 양방향으로 swing 하면서 인가하여 $I_{DS}$ 전류 특성이 변화하는 것을 통해 메모리 효과를 조사하였다. 또한 나노입자의 결합이 게이트 전압의 인가 시간에 따라 드레인 전류에 영향을 미치는 것을 확인하여 메모리 소자로서의 가능성을 확인하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.20 no.3
• /
• pp.571-576
• /
• 2016

Asymmetric double gate(DG) MOSFET has the different top and bottom gate oxides thicknesses. It is analyzed the deviation of subthreshold swing(SS) and conduction path for the ratio of top and bottom gate oxide thickness of asymmetric DGMOSFET. SS varied along with conduction path, and conduction path varied with top and bottom gate oxide thickness. The asymmetric DGMOSFET became valuable device to reduce the short channel effects like degradation of SS. SSs were obtained from analytical potential distribution by Poisson's equation, and it was analyzed how the ratio of top and bottom oxide thickness influenced on conduction path and SS. SSs and conduction path were greatly influenced by the ratio of top and bottom gate oxide thickness. Bottom gate voltage cause significant influence on SS, and SS are changed with a range of 200 mV/dec for $0<t_{ox2}/t_{ox1}<5$ under bottom voltage of 0.7 V.