• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 전력전자학술대회 논문집
• /
• pp.376-377
• /
• 2013

본 연구에서는 양방향 인덕터 대신 단방향 변압기 셀을 이용한 Switched Trans Z-source inverter, Switched Trans Quasi Z-source inverter, Switched Trans-inductor Quasi Z-source inverter의 전압 이득 및 스트레스를 비교하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 추계학술대회 논문집 전기기기 및 에너지변환시스템부문
• /
• pp.194-196
• /
• 2008

이 논문에서는 연료전지용 3상 전류형 능동 클램프 DC/DC 컨버터의 기동 방법을 제안하고, 정상상태에서 컨버터의 출력 전압 및 입력 전류 제어기를 설계하였다. 3상 전류형 능동 클램프 DC/DC 컨버터는 가동시 클램프 전압과 출력 전압의 차로 인해 스위치 및 변압기 전선에 큰 단락 전류가 흐르는 단점이 있다. 그러므로 가동시 입력 인덕터에 2차 권선을 감아 플라이백방식을 이용하여 출력 전압을 확립시키는 방법을 제안하였다. 정상 상태에서 출력 전압 및 입력 전류 제어를 위해 두 개의 종속 연결 PI 제어기를 설계하였다. 전압 제어 이득의 시정수가 전류 제어 이득의 시정수보다 크게 함으로써 제어기의 안정도를 향상시켰다. 시뮬레이션을 통해 기동 방법을 확인하였다. 500w급 컨버터를 제작하였고, 실험을 통해 설계한 제어기의 성능을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.430-434
• /
• 2002

최근 전력품질 개선을 위한 Custom Power 기기 가운데 PWM AC-AC 컨버터를 이용한 전압 안정화 기기에 대한 연구가 활발하다. 본 논문에서는 PWM Buck-Boost AC-AC컨버터를 이용한 전압 전압안정학기가 제안되고, 회로 DQ 변환기법을 사용하여 그 정상상태 특성을 해석하고 전압이득과 역률에 대한 해석적인 식을 밝힌다. 그럼으로써 각종 회로 파라미터가 전압이득과 역률에 미치는 영향을 분석하여 설계시 기준이 되도록 하였다. 실험을 통하여 해석된 내용이 서로 일치함을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.983-986
• /
• 2000

본 논문에서는 저전압(2V) 동작이 가능하도록 완전차동 구조의 아날로그 능동소자에 전압조절을 위한 튜닝 회로를 추가한 능동소자를 제안하였다. 아날로그 능동소자는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25㎛ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위 이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.193-194
• /
• 2014

본 논문에서는 LLC 공진형 컨버터에 공진 회로를 추가함으로써 높은 자화 인덕턴스를 가지고 전원장치의 hold-up 동작 시 전압 이득 보상을 해주는 회로를 제안한다. 제안된 컨버터는 높은 자화 인덕턴스로 인해 1차측 도통 손실을 감소시킬 수 있으며, 공진회로를 통해 특정 주파수에서 높은 전압 이득을 얻을 수 있어 hold-up 조건을 만족 시킬 수 있다. 본 논문에서는 제안하는 회로의 동작을 이론적으로 해석하고 적절한 설계방법을 제시하여 실험결과를 통해 회로의 동작을 검증한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.702-703
• /
• 2016

본 논문은 차량 단거리 레이더용 고 이득 24-GHz CMOS 저 잡음 증폭기를 제안한다. 이러한 회로는 1.8볼트 전원에서 동작하며, 저 전압 전원 공급에서도 높은 전압 이득과 낮은 잡음지수를 가지도록 설계하였다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정($f_T/f_{MAX}=120/140GHz$)으로 설계되어 있다. 제안한 회로는 최근 발표된 연구결과에 비해 높은 전압이득 및 낮은 잡음지수 특성을 보였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.380-381
• /
• 2011

본 논문에서는 PFC 부스트 컨버터의 역률 및 고조파 왜율 개선을 위한 전류 제어기 이득 조정 기법을 제안한다. PFC단은 입력 전압의 변화에 따라 인덕터 전류의 크기가 달라져 부스트 인덕터의 인덕턴스가 변화하게 되어 전류 루프의 주파수 특성이 변화하게 된다. 이러한 현상으로 인한 전류 루프의 이득 변화를 분석하였다. 이를 기반으로 입력 전압에 따라 전류 제어기의 이득을 조정해 줌으로써, 충분한 위상마진을 확보함과 동시에 PF와 THD 성능을 개선한다. TI사의 TMS320F28027 MCU를 이용한 실험을 통해 제안된 기법의 유용성을 검증한다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2011년도 춘계학술논문집 1부
• /
• pp.358-361
• /
• 2011

본 논문에서는 ADSL용 아날로그 Front-end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0dB에서 30dB까지 이득을 조정해주며, 송신단의 PGA는 138kHz의 저역필터와 연결하여 -15dB에서 0dB까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램될 수 있도록 설계하였다. 설계된 PGA는 $0.35{\mu}m$ CMOS 파라미터를 이용하여 Hspice 시뮬레이션으로 그 특성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.72-78
• /
• 2009

본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

• 한국통신학회논문지
• /
• 제17권1호
• /
• pp.68-79
• /
• 1992

고속 아날로그 시스템,위성통신시스템, video signal processing 및 processing 및 optical fiber interface 회로등에서 높은 전자이동도로 인하여 고주파 툭성이 우수한 GaAs 연산 증폭기는 필수적인 구성 요소이다. 하지만, 낮은 전달컨덕턱스 및 low frequency dispersion등의 현상 때문에 높은 전압이득을 얻을 수 없다는 단점을 가지고 있다. 따라서 본 논문에서는 GaAs MESFETfmf 이용한 증폭기의 이득을 증가시키기 위한 기법을 비교분석하고 기존의 전류미러와 새로운 구성의 전류 미러를 설계하여 회로의 안정화를 꾀하였다. 높은 차동전압이득을 얻기 위하여 단일 증폭기의 bootstrap 이득증가기법을 이용하여 차종입력 회로를 구성하였으며, 회로의 안정도 및 우수한 주파수 특성을 얻기 위하여 common mode feedback을 사용하였다. Pspice를 통한 시뮬레이션 결과 설계된 회로의 이득이 18.6dB 향상되었고 안정도 및 주파수 특성면에서 우수함을 확인할 수 있었다.