• The Transactions of the Korean Institute of Power Electronics
• /
• v.16 no.6
• /
• pp.610-617
• /
• 2011

This paper proposes a novel and direct dead-time compensation method of the 3-phase inverter using space vector pulse width modulation(SVPWM) topology. The proposed dead-time compensation method directly compensates the dead-time to the turn-on time of the effective voltage vector according to the current direction of the medium voltage reference. Each phase voltages are determined by the switching times of the effective voltage vectors, and the practical switching times have loss according to the current direction by the dead-time effect in the 3-phase inverter. The proposed method adds the dead-time to the switching time of the effective voltage vector according to the current direction, so it does not require complex d-q transform and controller to compensate the voltage error. The proposed dead-time compensation scheme is verified by the computer simulation and experiments of 3-phase R-L load.

• Journal of the Microelectronics and Packaging Society
• /
• v.24 no.3
• /
• pp.47-52
• /
• 2017

This research scrutinizes the data retention characteristics of the MLC NAND Flash Memory instigated by the loss effect of trapped charge when the memory is in the state of program saturation. It is attributed to the threshold voltage saturation phenomenon which engenders an interruption to the linear increase of the voltage in the memory cell. This phenomenon is occasioned by the outflow of the trapped charge from the floating gate to the control gate, which has been programmed by the ISPP (Incremental Step Pulse Programming), via Inter-Poly Dielectric (IPD). This study stipulates the significant degradation of thermal retention characteristics of threshold voltage in the saturation region in contrast to the ones in the linear region. Thus the current study evaluates the data retention characteristics of voltage after the program with a repeated reading test in various measurement conditions. The loss effect of trapped charge is found in the IPD layer located between the floating gate and the control gate especially in the nitride layer of the IPD. After the thermal stress, the trapped charge is de-trapped and displays the impediment of the characteristic of reliability. To increase the threshold saturation voltage in the NAND Flash Memory, the storage ability of the charge in the floating gate must be enhanced with a well-thought-out designing of the module in the IPD layer.

• Journal of IKEEE
• /
• v.25 no.2
• /
• pp.399-407
• /
• 2021

This paper proposes the DC-link voltage design method of Type 4 wind turbine that minimizes power loss and satisfies the High Voltage Ride Through(HVRT) function requirements of the transmission system operator. The Type 4 wind turbine used for large-capacity offshore wind turbine consists of the Back-to-Back converter in which the converter linked to the power grid and the inverter linked to the wind turbine share the DC-link. When the grid high voltage fault occurs in the Type 4 wind turbine, if the DC-link voltage is insufficient compared to the fault voltage level, the current controller of the grid-side converter can't operate smoothly due to over modulation. Therefore, to satisfy the HVRT function, the DC-link voltage should be designed based on the voltage level of high voltage fault. However, steady-state switching losses increase further as the DC-link voltage increases. Therefore, the considerations should be included for the loss to be increased when the DC-link voltage is designed significantly. In this paper, the design method for the DC-link voltage considered the fault voltage level and the loss is explained, and the validity of the proposed design method is verified through the HVRT function simulation based on the PSCAD model of the 2MVA Type 4 wind turbine.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.156-158
• /
• 2019

낮은 저항 용기를 가열할 수 있는 유도 가열 장치는 유도가열 장치용 하프 브릿지 직렬 공진형 인버터의 높은 입력 전압과 높은 턴 수의 코일을 통해 낮은 저항의 용기를 가열한다. 그러나 자성체 용기는 높은 턴 수의 코일에서 높은 저항 값을 가지므로 적절한 전력을 내기 위해서는 높은 입력 전압이 필요하다. 이러한 경우 부스트 토폴로지의 역률 개선 회로를 사용할 수 있다. 하지만 입력 전압의 변동에 따라 직렬 공진형 인버터의 출력 전력 제어를 위한 동작 점 변동이 필요하므로 인버터의 손실이 변동한다. 본 논문에서는 낮은 저항 용기를 가열하기 위하여 높은 턴 수의 코일을 탑재한 유도 가열 장치용 하프 브릿지 직렬 공진형 인버터에서 자성체 용기의 가열 시 입력 전압 변동에 따른 인버터의 손실 분석을 통해 최적의 입력전압 조건을 선정하고자 한다. 제안하는 입력전압 선정 기법은 2-kW 급 유도 장치용 하프 브릿지 직렬 공진형 인버터 시 제품을 통해 타당성을 검증한다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.16 no.6
• /
• pp.1053-1058
• /
• 2021

This paper presents the multi-band mixer which converts a X-, K- and Ka-band adaptively by adjusting the gate-bias voltage of an active device. The proposed mixer presented a conversion loss of -10 dB at -0.8 V gate-bias voltage for X-band, a conversion loss of -9 dB at -0.3 V gate-bias voltage for K-band and for Ka-band, a conversion loss of -7 dB at -0.2 V gate-bias voltage under the LO power of +6.0 dBm. The 1dB compression point (P1dB) is +0.5 dBm for all band.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.773-775
• /
• 2004

최근 높은 임계전류를 지닌 고온초전도선재를 이용한 초전도 전력기기의 개발이 활발히 이루어지고 있다. 고온초전도선재의 임계전류는 자장에 대한 의존성을 지니고 있으며 이로 인해 고온초전도선재가 코일의 형태로써 초전도 전력기기의 개발에 이용되는 경우, 권선 방식에 따라 다른 전기적 특성을 지니게 된다. 이러한 특성은 초전도선재의 전력기기의 효율에 큰 영향을 미치므로 권선 방식에 따른 코일의 특성을 연구하는 것은 초전도선재를 이용한 전력기기의 효율을 높이는데 있어서 중요한 의미를 갖는다. 본 논문에서는 권선 방식에 따른 코일의 특성을 비교하기 위해 동일한 턴 수와 사용 선재길이를 가진 팬케이크 코일과 솔레노이드 코일을 설계, 제작하고 두 코일의 임계전류를 측정하였다. 또한 인가전류에 대한 두 코일의 전압, 저항특성과 교류손실 특성을 측정하고 비교하였다. 측정결과, 두 코일의 임계전류는 솔레노이드 코일이 109A로 팬케이크 코일에 비해 약 $36\%$ 더 높았다. 코일에 가해준 인가전류가 증가함에 따라 코일에서 발생하는 전압 중 손실에 관련된 저항성 성분의 전압이 변화하고 있음을 확인하였다. 또한 교류손실은 인가 전류의 피크값이 팬케이크 코일의 임계전류 이하인 구간에서 팬케이크 코일이 솔레노이드 코일의 교류손실보다 9배 크며, 팬케이크와 솔레노이드의 임계전류 사이에서는 8.3배 컸다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2003.07a
• /
• pp.127-130
• /
• 2003

4-bit 강유전체 위상변위기를 이용하여 10 GHz, 상온에서 작동하는 위상배열 안테나를 설계 및 제작하였다. 이 안테나는 빔 스캔을 위하여 전압에 대한 비선형특성을 보이는 강유전체 Bal-xSrxTiO3 (BST)를 기본으로 하는 위상변위기를 이용하였다. 우리는 펄스레이져 증착법으로 MgO (001) 기판위에 걸맞게 증착된 BST 박막을 일반적인 사진공정과 식각법을 이용하여 동일평판형 전극을 가진 위상변위기를 만들었다. 일반적인 동일평판형 강유전체 위상변위기의 경우 연결 전송선로의 임피던스와의 차이로 인해 반사손실과 이로 인한 부가적인 삽입손실이 발생한다. 이런 손실들을 줄이기 위해 입력과 출력 포트에 임피던스 매칭을 하였다. 이렇게 테이퍼링되어 만들어진 동일평판형 위상변위기는 이전의 구조에 비해 반사 손실과 삽입 손실 값에서 각각 약 10, 2 dB 정도씩의 개선을 보였다. 이 구조로 전송선로의 길이를 길게하여 만든 1-bit 강유전체 위상변위기는 10 GHz, 150 V의 전압변화에서 180도의 차등위상변위를 보였으며 최대 삽입손실과 최대 반사손실은 각각 약 10 dB, 20 dB 이다. 안테나 모듈은 4개의 마이크로스트림 패치 안테나와 4개의 강유전체 위상변위기로 이루어졌는데 10 GHz, 150 V의 전압변화에서 약 15도의 빔 스캔을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.301-302
• /
• 2016

Hold-up time 조건에 의해 넓은 입력전압 범위에서 설계되는 하프-브리지 LLC 컨버터는 높은 전압 이득을 얻기 위해 작은 자화 인덕턴스와 넓은 스위칭 주파수 범위가 요구된다. 하지만 이는 큰 1차측 도통손실 및 코어 손실을 초래한다. 본 논문에서는 하프-브리지 LLC 컨버터가 좁은 입력전압에서 설계되기 위한 새로운 hold-up time 보상 기법을 제안한다. 따라서 제안된 기법에서의 하프-브리지 LLC 컨버터는 큰 자화 인덕턴스 및 좁은 스위칭 주파수 범위로 설계 될 수 있다. 제안된 회로의 효과는 90-264Vrms 입력, 250-400V 링크 전압, 48V/480W 출력을 갖는 prototype의 실험을 통해 검증된다.

• Proceedings of the KIEE Conference
• /
• 1999.07f
• /
• pp.2678-2681
• /
• 1999

본 논문에서는 벅-부스트 컨버터와 하프브리지 컨버터가 결합된 형태가 구성된 고역률 AC-DC 컨버터를 제안한다. 제안된 컨버터는 주회로와 제어회로를 단단으로 구성함으로써 입력역률을 개선함과 동시에 출력전압의 제어가 가능한 구조이다. 역률개선용 컨버터로 벅-부스트 컨버터를 사용함으로써 링크 캐패시터의 DC 링크전압을 입력 라인전압의 최대값 이하로 유지하여 회로의 각 소자가 받는 전압 스트레스가 감소하므로 내압이 낮은 소자를 사용하여 효율을 높일 수 있다. 비대칭 제어기법을 통해 두 스위치의 데드타임을 일정하게 유지하여 스위칭손실을 줄였고 출력단에는 동기정류기를 사용하여 정류손실을 줄임으로써 효율을 개선한다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.287-288
• /
• 2013

전기자동차용 급속 충전기에서 전력변환 효율은 절연형 DC-DC 컨버터에 의해 좌우된다. 이때 DC-DC 컨버터의 출력전압 범위가 넓기 때문에 기존의 LLC 공진 컨버터를 Region2에서 설계하는 경우 스위칭 주파수 범위가 매우 넓어지는 문제가 있다. 본 논문에서는 전기자동차용 급속충전기를 위한 넓은 충전전압 범위를 갖는 공진 컨버터 비교 및 최적 설계기법을 제안한다. 제안한 SRC below영역 설계는 모든 스위치와 다이오드의 ZCS 턴오프를 성취하므로 IGBT 사용 시 유리하다. 또한, 주파수 변동범위가 작으므로 주로 낮은 배터리 전압에서 동작하는 CC충전 모드 시 스위칭 손실을 줄일 수 있다. 설계 영역에 따른 LLC, SRC를 비교하여 손실을 분석하고 제안한 설계기법의 타당성을 검증하였다.