

단일 전력단으로 이루어진 고역률 AC-DC 하프브리지 컨버터에 관한 연구

이원재*, 김용*, 김필수**, 윤석호***, 장성원****

*동국대학교 전기공학과, **대림대학, ***김천대학, ****중일 엔지니어링

Half-Bridge Type Single-Stage High Power Factor AC-DC Converter

Won-Jae Lee*, Yong Kim*, Pil-Soo Kim**, Suk-Ho Yoon***, Sung-Won Chang****

*Dongguk University, **Daerim College, ***Kimcheon College, ****Jung-il Engineering

Abstract - 본 논문에서는 벽-부스트 컨버터와 하프브리지 컨버터가 결합된 형태로 구성된 고역률 AC-DC 컨버터를 제안한다. 제안된 컨버터는 주회로와 제어회로를 단단으로 구성함으로써 입력역률을 개선함과 동시에 출력전압의 제어가 가능한 구조이다. 역률개선용 컨버터로 벽-부스트 컨버터를 사용함으로써 링크 캐패시터의 DC 링크전압을 입력 라인전압의 최대값 이하로 유지하여 회로의 각 소자가 받는 전압 스트레스가 감소하므로 내압이 낮은 소자를 사용하여 효율을 높일 수 있다. 비대칭 제어기법을 통해 두 스위치의 데드타임을 일정하게 유지하여 스위칭손실을 줄였고 출력단에는 동기정류기를 사용하여 정류손실을 줄임으로써 효율을 개선한다.

1. 서 론

지금까지의 소용량 정류전원장치에는 구성이 간단하고 가격이 저렴한 콘덴서입력형 정류방식이 주로 사용되어 왔다. 그러나 이 정류방식은 교류 입력전압의 첨두차 부근에서만 입력전류가 흐르기 때문에 전류의 과행이 펄스 형이 되어 많은 고조파를 발생한다. 이러한 고조파전류는 전자파 장해뿐만 아니라 기기를 소손하여 전력계통에 악영향을 미치고 있는 설정이다. 따라서 외국에서는 이러한 고조파전류를 규제하기 위한 법규를 강화하고 있고 이들의 문제를 극복하기 위한 역률개선 회로(Power Factor Correction Circuit)가 제안, 연구되고 있다. 하지만 이들 대부분의 회로는 입력역률 제어로 입력전류를 정현파로 만들기 위해 별도의 역률개선용 컨버터가 요구된다. 이는 주회로 및 제어회로가 다단으로 구성되어 효율이 좋지 않고 제작비용이 증가하여 저출력 컨버터에는 바람직하지 않다.

최근 입력 라인에서 전기적 독립성을 보장하면서 원하는 출력전압을 바로 얻을 수 있는 단일 전력단으로 이루어진 역률개선용 컨버터의 연구가 활발하다. 대표적으로 플라이백 컨버터를 들 수가 있는데 컨버터를 불연속 정류모드로 동작시켜 입력 전류를 정현적으로 만들어 간단한 구조로 역률역률을 보상이 가능하다.^[1] 그러나 EMI 노이즈가 심하여 입력단에 큰 필터가 필요하고 출력단에 큰 저주파리ipple이 존재한다. 또 다른 방식으로 부스트 컨버터를 불연속도통모드로 동작하여 입력역률을 보상해 주는 방식이 있으나 이 방식은 PFC회로 후단의 링크 캐패시터 양단전압이 라인전압의 2배 이상으로 송압되므로 스위치 등의 소자에 높은 전압 스트레스를 주고 낮은 출력전압을 내기 위해서는 DC 링크전압을 큰 폭으로 강압해야 하는 문제점이 있다.^[2]

본 논문에서는 이러한 단점을 극복하기 위해 벽-부스트 방식의 역률개선회로를 갖는 Single Stage 하프브리지 AC/DC 컨버터를 제안한다. 제안된 회로는 벽-부스트 컨버터를 DCM으로 동작하여 고정 주파수에서 역률을 개선할 수 있다. PFC 회로를 벽-부스트 회로로 적용함으로써 DC 링크전압을 입력 라인전압 이하로 유지하여 스위치 양단에 전압 스트레스를 감소하면서 높은 역률을 보장한다. 또한 제안된 컨버터는 낮은 출력전압

을 얻기가 용이 할 뿐만 아니라 매우 간단한 제어회로를 사용하여 부하 변동에 대해 컨버터의 출력전압을 조정할 수 있다.

낮은 출력전압을 갖는 컨버터는 출력단의 정류손실로 인하여 효율을 높이기 어렵다. 출력단 정류기손실은 전체 손실 중 50% 이상으로 이는 출력전압이 낮아질수록 급격하게 증가한다. 따라서 다이오드의 전압강하를 저항 형태의 전압강하로 대체 시켜주는 MOSFET를 이용한 동기정류기 방식을 적용하여 효율개선을 이루고자 한다.^{[3],[4]}


본 논문에서는 입력 110V_{rms}, 출력 100W급의 단일 전력단 AC-DC 하프브리지 컨버터에 대해 시뮬레이션과 실험을 통하여 역률 및 효율개선이 이루어짐을 확인하였다.

2. 본 론


2.1 제안된 회로

그림1(a)는 역률개선단으로의 벽-부스트 컨버터와 하프브리지 DC-DC 컨버터로 구성된 기존의 Two-Stage 방식을 나타낸다. 이 방식은 벽-부스트 단에서 높은 역률을 제공하며 출력된 DC 전압은 하프브리지 컨버터의 전원으로 쓰인다. 그림에서 Q_{in1}과 Q_{in2}-D₂는 한 점을 공유하며 동기를 이루어 동작한다. 제안된 그림1(b) 회로에서는 Q₂-D₃-D₄로 구성되는 한 개의 스위치로 대체함으로써 하나의 제어 회로를 사용하여 제어가 가능하다.

제안된 회로는 소자의 수를 줄여서 장치를 소형화할 수 있고 주 회로와 제어회로가 단단으로 구성됨으로써 중·소 용량의 컨버터 설계에 매우 유용하다.



(a) 기존의 두단으로 구성된 컨버터회로



(b) 제안된 단일 전력단 컨버터회로

그림 1. 제안된 AC-DC 컨버터회로

또한 부스트 컨버터를 PFC로 사용할 경우 고역률을 이루기 위해 DC 링크전압이 승압되는데 반하여 벽-부스트 컨버터는 일정 주파수에서 DCM으로 동작하여 역률을 개선함으로써 DC 링크전압을 입력 라인전압의 최대값 미만으로 조정할 수 있으므로 정격전압이 낮은 스위치와 링크 캐패시터를 선정할 수 있다. 이것은 생산원가를 줄이면서 넓은 입력전압의 범위를 가질 수 있는 컨버터를 설계하는데 매우 유용하다.

결국 제안된 Single-Stage 컨버터는 비용을 줄이고 신뢰성을 높이면서 소형·경량화를 이룰 수 있다.

2.2 정상상태 해석

2.2.1 이론적인 파형 및 동작특성

그림2와 3은 제안된 회로의 한 주기 동안 모드별 동작파형과 등가회로를 나타낸다. 그림에서 보는 바와 같이 벽-부스트 단은 입력 라인전압에 비례하는 평균전류를 제공하기 위해서 전류 불연속모드로 동작함으로써 높은 입력 역률을 얻을 수 있다.

그림2에서와 같이 스위치 Q_1 은 영전압 스위칭을 하며 이에 반해 스위치 Q_2 는 영전류에서 턴 온된다. 그림에서 Q_2 의 턴 온 시점인 t_1 은 t_0-t_2 사이에서 조정되므로 시비율 D 는 $(t_3-t_2)/T_s$ 로 주어지는 최소값과 t_3-T_s 사이에서 조정할 수 있다. 또한 Q_2 의 시비율을 이용하여 링크 캐패시터의 전압을 조정할 수 있다. 두 개의 스위치는 각각 일정한 데드타임을 요구하게 되므로 비대칭 제어를 적용하여 하나의 스위치는 시비율 D 로 다른 한 스위치는 $1-D$ 로 동작되도록 한다.^[5]

1차측의 주 스위치는 MOSFET Q_1 , Q_2 그리고 내장 다이오드 D_1 , D_2 로 구성된 양방향 스위치이다. 캐패시터 C_B 는 Q_2 가 온 상태일 때 부하에 에너지를 공급하고 변압기 포화를 막는 저지 캐패시터로써 작용한다.

모드별 동작을 해석하기 위해 다음 사항을 가정한다.

- 1) C_B 는 일정전압을 유지하도록 충분히 큰 값으로 한다.
- 2) C_{link} 양단의 리플 전압은 무시한다.
- 3) 변압기 2차측의 누설 인덕턴스는 무시한다.
- 4) 출력인덕터 L_o 는 변압기 1차측 누설인덕턴스 L 보다 충분히 큰 값이고 L_o 에 흐르는 전류는 항상 일정하다.




그림 2. 이론적인 모드별 동작파형




그림 3. 제안된 회로의 모드별 동작특성

2.2.2 모드별 해석

① 모드1 : $t_0 < t < t_1$
 Q_1 이 차단되는 시점에서 시작한다. 입력인덕터 L_{in} 에 흐르는 전류는 0이고 변압기 1차측 전류는 D_3 를 통해 환류한다.

② 모드2 : $t_1 < t < t_2$
 Q_2 가 도통하면 입력전압에 의해 스위치에 전류가 흐르기 시작한다. 입력인덕터 L_{in} 에 흐르는 전류는 V_{in}/L_{in} 의 기울기를 가지고 서서히 증가한다.

③ 모드3 : $t_2 < t < t_3$
 변압기 1차측 전류의 방향이 바뀌고, Q_2 에는 L_{in} 에 흐르는 전류와 C_B 에 의한 전류가 동시에 흐른다. 변압기 1차측 전류가 $(I_{m}-i_o/n)$ 값에 이르면 변압기에 인가되는 전압은 $-DV_{Clink}$ 로 SR_1 을 구동시키고 저지 캐패시터 C_B 가 에너지 공급원으로 작용한다. L_{in} 에 흐르는 전류는 V_{in}/L_{in} 의 기울기로 Q_2 가 오프하는 시점까지 증가한다.

④ 모드4 : $t_3 < t < t_4$
 Q_2 가 차단되고 변압기 1차측 전류의 방향이 바뀌기 이

전 모드이다. Q_1 의 내장 다이오드 D_1 의 도통기간으로 Q_1 의 영전압 스위칭이 가능한 구간이다. L_{in} 에 흐르는 전류는 $(-V_{Clink}/L_{in})$ 의 기울기로 감소하며 링크 캐패시터에 에너지를 전달한다.

⑤ 모드5 : $t_4 < t < t_5$

Q_1 이 도통을 시작하는 구간으로 변압기전류는 양의 방향으로 바뀌고 이 값이 $(I_m + i_o/n)$ 에 이르면 2차측으로 에너지를 전달하기 시작한다. SR₂의 게이트-소스 단에는 $2V_{Clink}(1-D)/n$ 의 전압이 인가되어 이를 구동시킨다. L_{in} 에 흐르는 전류는 $(-V_{Clink}/L_{in})$ 의 기울기를 가지고 0으로 감소한다.

⑥ 모드6 : $t_5 < t < t_6$

L_{in} 에 흐르는 전류가 0으로 되는 시점에서 시작한다. 변압기 전류는 Q_1 을 통해 흐르며 계속해서 2차측에 에너지를 전달한다.

입력인덕터 전류 i_{Lin} 은 모드2, 3 구간동안 0에서부터 선형적으로 증가한다. 입력 전류의 피크치는 스위치 Q_2 가 텐-오프 되는 시점인 t_3 이고, 식(1)은 입력인덕터 전류의 피크치를 나타낸다.

$$i_{gpeak}(t) = \frac{v_g(t)}{L_{in}} DT_s \quad (1)$$

D: $(t_3-t_1)/T_s$, T_s : 스위칭 주기

정류된 입력 라인전압이 $v_g(t) = V_g |\sin \omega_L t|$ 이면 입력 전류의 평균치는 식(2)와 같이 표현된다.

$$i_{gm}(t) = \frac{1}{2} i_{gpeak}(t) D = \frac{D^2 V_g}{2f_s L_{in}} |\sin \omega_L t| \quad (2)$$

위 식에서 살펴보면, 시비율과 스위칭주파수가 일정하게 유지될 때, 평균 입력전류는 그 순간의 입력 라인전압과 비례하므로 역률개선을 이를 수 있게 된다.

또한 위 식에서 입력전력을 구하면 식(3)과 같다.

$$P_g = \frac{1}{2} V_g i_{gm\max} = \frac{D^2 V_g^2}{4f_s L_{in}} \quad (3)$$

입력전력은 연속적으로 링크 캐패시터 C_{link} 에 전력을 공급하고, 출력단은 이 캐패시터로부터 에너지를 공급받는다. 하프브리지 단의 입력전력은 다음과 같다.

$$P_i = \frac{V_{Clink}^2}{R_i} \quad (4)$$

R_i : 하프브리지 단의 입력저항

벅-부스트 단의 효율을 100%라 가정하면 정상상태의 전압 V_{Clink} 는 식(5)와 같다.

$$V_{Clink} = kDV_g \quad (5)$$

$$k = \frac{1}{2} \sqrt{\frac{R_i}{f_s L_{in}}} \quad (6)$$

입력단의 역률을 개선하기 위해서는 벅-부스트 단은 모든 구간에서 DCM으로 동작해야 한다. 입력 라인전압의 피크치 V_g 와 DCM 및 CCM의 경계에서의 벅-부스트 단의 동작을 고려할 때 DCM 동작의 조건은 다음과 같다.

$$V_{Clink} \geq \frac{D}{1-D} V_g \quad (7)$$

V_{Clink} 이 일정한 값으로 유지된다면 DCM 동작을 위한 조건은 식(5)와 식(7)에서 구할 수 있다.

$$V_{Clink} \leq (k-1)V_g \quad (8)$$

식(8)로부터 DCM 모드로 동작하기 위한 입력전압의 최소값을 계산할 수 있다.

2.3 전력단의 설계

컨버터회로 실험제작을 위해 입력 라인전압 $110V_{rms}$ 에서 시비율은 0.45로 설정한다. 이 값에서 DCM 동작을 위한 DC 링크전압의 최소값을 구하면 다음과 같다.

$$V_{Clink\min} = \frac{0.45}{1-0.45} \times 155 = 127 [V] \quad (9)$$

입력인덕터 L_{in} 의 값을 식(3)으로부터 유도하면 식(10)과 같이 나타낼 수 있다.

$$L_{in} = \frac{D^2 V_g^2}{4f_s P_g} = \frac{0.45^2 \times 127^2}{4 \times 100 \times 10^3 \times 119} \cong 69 [\mu H] \quad (10)$$

링크 캐패시터 C_{link} 는 링크전압에 적절한 저주파 리플분을 고려하여 선정한다. 식(11)은 링크 캐패시터의 리플분을 나타낸다.

$$V_{Clink\text{ripple}} = \frac{V_{Clink}}{4\pi f_L R_i C_{link}} \quad (11)$$

2%의 리플분을 허용할 경우를 계산하면 다음과 같다.

$$C_{link} = \frac{V_{Clink}}{4\pi f_L R_i 0.02 V_{Clink}} \cong 470 [\mu F] \quad (12)$$

1차측 스위치는 벅-부스트와 하프브리지 컨버터의 동작을 공유하는 스위치 Q_2 에 기준을 두어 선정한다. 동기정류기는 순실을 고려하여 가능한 도통저항이 작은 것을 선택한다. 출력단 정류기로 쇼트키 다이오드를 사용하는 경우 손실을 전압강하에 의해서 발생하고 동기정류기를 사용하는 경우는 도통저항에 의해서 발생한다. 식(13)은 손실을 줄이기 위해서 도통저항이 어느 정도 이하가 되어야 하는지를 선택하는 기준이 된다.


$$R_{DS(on)} \cdot I_o^2 = V_{on} \cdot I_o \quad (13)$$

V_{on} : 쇼트키 다이오드의 전압강하, I_o : 출력전류


3. 시뮬레이션 및 실험결과

위의 식으로부터 계산된 값을 기초로 하여 입력전압 $110V_{rms}$, 출력전압 5V, 출력전류 20A로 시뮬레이션을 수행하여 약 91%의 효율을 얻을 수 있었다.

그림4(a)는 입력인덕터의 전류파형을 나타내며 그림4(b)는 전원측 입력전압 및 전류파형을 나타낸 시뮬레



(a) 입력인덕터 전류의 시뮬레이션 파형



(b) 입력전압 · 전류의 시뮬레이션 파형

그림 4. 시뮬레이션 결과
이션 결과이다. 입력인덕터 전류의 최대값이 그 순간의




그림 5. 각 부의 실험결과 파형
(5 μ s/div)




그림 6. 스위치 턴-온 시 양단전압 및 전류파형
(500ns/div)




그림 7. 상용 AC 라인의 입력전압 · 전류파형
(5ms/div)

입력전압과 비례하므로 입력역률의 개선이 이루어진다.

실험장치를 제작하기 위하여 스위치는 IRFP350 ($BV_{DSS}=400V$, $I_D=15A$), 동기정류기는 SMP60-N03 ($R_{DS(on)}=10m\Omega$)을 사용하였다. 스위칭주파수 100kHz, 최대 시비율 0.45, 변압기 권수비는 10:1로 하였다.

그림5는 컨버터 장치의 입력인덕터 전류, 스위치전류, 변압기전류 및 출력전압, 전류파형을 나타낸다. 그림6은 각 스위치의 턴-온 순간의 전압, 전류파형을 나타낸다. 변압기 누설인덕턴스를 이용해서 Q1은 영전압 스위칭을 하고 Q2는 영전류에서 턴-온 한다. 그림7은 입력 라인 전압 및 전류파형을 나타낸다.

4. 결 론

본 논문에서는 역률개선용 벡-부스트 컨버터와 하프브리지 DC-DC 컨버터가 스위치를 공유하는 형태의 단일 전력단 AC-DC 컨버터를 제안하였다. 제안된 컨버터는 단일 전력단 역률개선용 컨버터의 문제점으로 지적된 소자의 높은 전압 스트레스를 경감함으로써 낮은 도통저항을 갖는 소자를 사용하는 것이 가능함에 따라 도통손실을 줄일 수 있다. 출력단에는 저전압 출력에 적합한 동기정류기를 적용함으로써 정류손실을 줄였다. 비대칭제어를 행하여 각각의 스위치에 소프트스위칭 기법을 적용함으로써 스위치 턴-온 시의 손실을 0에 가깝게 하였다. 이로써 입력역률을 개선하면서 시스템 전체의 효율을 향상시킬 수 있었으며, 설계 이론을 바탕으로 제안된 컨버터를 제작하여 실현한 결과 $V_{in}=110V_{rms}$, $V_o=5V$, $I_o=20A$ 에서 역률 0.98, 효율은 약 84%를 얻을 수 있었다.

(참 고 문 현)

- [1] R. Erickson, M. Madigan, and S. Singer, "Design of a Simple High-Power-Factor Rectifier Based on Flyback Converter.", IEEE-APEC, pp.792~801, 1990
- [2] Mei Qiu, Gerry Moschopoulos, Humberto Pinheiro, and Praveen Jain, "A PWM Full-Bridge with natural input Power Factor Correction", IEEE, pp1605~1611, 1998
- [3] R.A. Blanchard, P.E. Thibodeau, "The Design of a High Efficiency, Low Voltage Power Supply Using MOSFET Synchronous Rectification and Current Mode Control", IEEE Power Electronics Specialists Conference Record, pp.355~361, 1985
- [4] N. Murakami, H. Namiki, and K. Sakakibara, "A Simple and efficiency Synchronous Rectifier for Forward DC/DC Converter", IEEE Applied Power Electronics Conference, 1993
- [5] Ramesh Oruganti, et al., "Soft-switched dc/dc converter with PWM control" in IEEE int. Telecommunication Energy Conf. Rec., pp. 341~349, 1993
- [6] T.F. Wu, and T.H. Yu, "Off-Line Applications with Single-Stage Converters", IEEE Trans. on Industrial Electronics, Vol. 44, No. 4, pp. 638~647, 1997