• 마이크로전자및패키징학회지
• /
• 제17권2호
• /
• pp.63-67
• /
• 2010

본 연구에서는 P3HT와 PCBM 물질을 전자도너와 억셉터 광활성층 물질로 사용하여 벌크이종접합 구조를 갖는 Glass/ITO/PEDOT:PSS/P3HT-PCBM/Al 구조의 유기박막태양전지를 제작하였다. P3HT와 PCBM은 각각 0.5 wt%의 농도로 톨루엔 용액에 용해하였다. 광활성층 농도를 최적화하기 위하여 P3HT:PCBM= 3:4, 4:4, 4:3 wt%의 농도비로 소자를 제작하고, 농도비에 따른 전기적 특성을 조사하였다. 또한 활성층의 후속열처리 온도가 소자의 전기적 특성에 미치는 영향을 조사하였다. P3HT와 PCBM의 농도비가 4:4 wt%의 비율에서 가장 우수한 전기적 특성을 나타내었으며, 이때 단락전류밀도 ($J_{SC}$), 개방전압 ($V_{OC}$), 및 충실인자 (FF)는 4.7 $mA/cm^2$, 0.48 V 및 43.1%를 각각 나타내었다. 또한 전력변환효율(PCE)은 0.97%의 값을 얻었다. 최적화된 농도비를 갖는 태양전지 소자에 대해 $150^{\circ}C$에서 5분, 10분, 15분, 20분간 후속 열처리를 실시한 결과 P3HT 전자도너의 흡광계수가 증가하는 경향을 보였다. 후속 열처리 조건이 $150^{\circ}C$에서 15분인 경우 전기적 특성이 열처리 하지 않은 소자에 비해 특성이 개선되었다. 즉, 이때의 전기적 특성은 $J_{SC},\;V_{OC}$, FF, PCE의 값이 각각 7.8 $mA/cm^2$, 0.55 V, 47%, 2.0%를 나타내었다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.11-19
• /
• 1999

최근에 등장한 프랙탈 영상 압축 알고리즘은 소프트웨어적인 측면에서는 많이 연구되고 있으나, 하드웨어 구현을 위한 연구는 드물다. 그러나 , 프랙탈 영상 압축 기법이 동영상 처리를 위해 사용될 경우 소프트웨어적으로는 실시간 처리의 어려움이 있어 고속의 전용 하드웨어가 필요하다. 그러나 , 아직 복호기의 구체적인 하드웨어의 설계 예는 드물다. 본 연구에서는 $256{\times}256$의 크기의 흑백 영상의 실시간 처리가 가능한 quadtree 방식의 프랙탈 영상 압축 복호기를 전용 하드웨어로 설계하였으며, 이를 위한 저전력 기법을 제안한다. 제안한 두 가지 방법 중 첫번째는 영상의 복원 후 발생하는 블록 현상을 제거하기 위한 post-processing 방법을 하드웨어 측면에서 최적화하는 것이다. 이 방식은 기존의 소프트웨어에서 사용하던 승산기가 필요한 가중 평균 방식보다 하드웨어를 적게 소모하여 비용을 줄이며, 속도는 69%정도의 향상이 있다. 두번째 방식은 데이터 패스 내부의 곱셈기를 입력 벡터의 통계적 특성을 이용하여 소비 전력이 적도록 설계하는 것이다. 이 방식으로 설계할 경우 8 bits 이하의 크기의 곱셈기에서 저전력에 유리하다고 알려진 어레이(array) 형태의 곱셈기에 비해 약 28%정도 소비 전력을 줄일 수 있었다. 위 두 가지 전력 절감 방식을 사용하여 동작 전압 3.3V, 1 poly 3 metal, $0.6{\mu}m$ CMOS 공정으로 복호기의 코어 부분을 칩으로 제작하였다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.51-55
• /
• 2006

[ $Alq_3$ ]-C545T 형광 시스템을 이용하여 녹색 발광 고성능 OLED를 제작하고 그 특성을 평가하였다. 소자 제작에서 ITO(Indium Tin Oxide)/glass 위에 정공 주입층으로 2-TNATA [4,4',4'-tris(2-naphthyl-phenyl-phenylamino)-triphenylamine]를, 정공수송층으로 NPB [N,N-bis(1-naphthyl)- N,N'-diphenyl-1,1'-biphenyl-4,4-diamine]를 진공 증착하였다. 녹색 발광층으로는 $Ahq_3$를 호스트로, 545T [10-(2-benzo-thiazolyl)-1,1,7,7-tetramethyl-2,3,6,7-tetrahydro-1H,5H,11H-[1]/benzopyrano[6,7,8-ij]-quinolizin-11-one]를 도펀트로 사용하였다. 또한, 전자 수송층으로는 $Alq_3$를 전자 주입층으로는 LiF를 사용하여 ITO/2-TNATA/NPB/$Alq_3$:C-545T/$Alq_3$/LiF/Al 구조의 저분자 OLED를 제작하였다. 본 실험에서 제작된 녹색 OLED는 521 nm의 중심 발광 파장을 가지며, CIE(0.29, 0.65)의 색순도, 그리고 12V의 동작전압에서 7.3 lm/W의 최대 전력효율을 나타내었다.

• 공업화학
• /
• 제31권3호
• /
• pp.291-298
• /
• 2020

본 연구에서는 RF/DC 마그네트론 증착법을 이용하여 실온에서 유리 기판 상에 ZITO/Ag/ZITO 다층막 투명전극을 제조하였다. ZITO/Ag/ZITO (100/8/42 nm)로 이루어진 다층막 구조에 대해, 면저항이 9.4 Ω/㎡이고 550 nm에서 투과도가 83.2%인 투명 전도성 필름이 얻어졌다. ZITO/Ag/ZITO 다층막 필름의 면저항 및 투과도 특성은 적외선(열선)을 효과적으로 차단할 수 있기 때문에 고분자분산액정(polymer-dispersed liquid crystal, PDLC) 기반 스마트 윈도우 적용에 매우 유용함을 알 수 있었으며 이로 인해 에너지 절약형 스마트 유리로서의 응용도 가능할 것으로 판단된다. 제조된 ZITO/Ag/ZITO 다층막 투명전극을 적용한 2관능성 우레탄 아크릴레이트 기반 PDLC 시스템에 있어서 PDLC 층 두께 및 자외선(ultraviolet, UV) 세기 변화가 전기광학적 특성, 광중합 동력학 및 표면 형태학에 미치는 영향을 조사하였다. 15 ㎛의 PDLC 층 두께를 가지며 2.0 mW/c㎡의 UV 세기로 광경화된 PDLC 셀이 우수한 off-state 불투명도, 높은 on-state 투과도 및 양호한 구동 전압을 나타냈다. 또한, 본 연구에서 제조된 최적 조건의 PDLC 기반 스마트 윈도우는 광을 효율적으로 산란시킬 수 있는 2~5 ㎛ 크기의 양호한 마이크로 구조를 갖는 액정 droplet들이 형성되었으며, 이로 인해 우수한 최종 물성을 갖는 PDLC 셀이 제조되었다.

• 대한용접접합학회:학술대회논문집
• /
• 대한용접접합학회 2010년도 춘계학술발표대회 초록집
• /
• pp.49-49
• /
• 2010

용접은 산업계의 기계 조립 및 접합을 위한 공정의 주요한 작업으로 조선, 중공업, 건설 등 산업현장에서 사람에 의한 수동적인 작업으로 대부분 수행된다. 이러한 용접 작업을 수행하는 용접 기술자는 산업 현장 훈련원과 직업 교육 학교에서 양성되지만 용접 훈련 과정은 실습 초보자에게 위험하고, 장시간 교육하기에 어려울 뿐 아니라 재료 낭비, 의사 소통의 한계, 즉석 결과 평가의 한계, 공간부족 등 다양한 문제가 있다. 그러므로, 안전하고 반복적인 실습 환경 제공하고 장시간 및 다수 교육참여 지원 등이 가능한 시스템을 구축하여 숙련된 우수 인력 조기 확보와 훈련 비용을 절감할 필요가 있다. 본 논문에서는 실제와 동일한 상호작용을 제공할 뿐만 아니라 고품질로 훈련 환경을 가시화하여 용접 상황을 동일하게 모사하는 가상 현실 기반 용접 훈련 시뮬레이터를 제시한다. 이 시스템은 용접의 형상과 환경의 고품질 가시화, 경험 DB를 통한 용접의 비드 형상 데이터 획득, 용접 토치를 이용하는 사용자 상호작용, 용접 훈련 결과 평가 및 최적 작업 가이드, 용접 콘텐츠 저작, 다양한 용접 훈련을 가시화하는 하드웨어 플랫폼으로 구성된다. 고품질 가상 용접 가시화는 경험 DB 기반 비드 형상 데이터와 신경회로망을 이용한 비드 형상 예측을 통해 실시간 비드 표현이 이루어지며 쉐이더 기반 고품질 모재 및 비드 표현, 아크 불꽃 효과 표현을 포함한다. 사용자 상호작용은 현장 작업 도구와 일치된 토치 인터페이스와 위치추적을 이용하여 토치의 작업각, 진행각, 속도, 거리 등을 반영할 수 있으며 진동과 소리 등 용접 훈련의 사실적 상호작용도 재현하였다. 용접 훈련 평가 및 최적 작업 가이드는 훈련자의 용접속도, 거리, 각도 등의 사용자 작업 결과를 그래픽으로 표현하고, 애니메이션을 통한 훈련 자세를 추후 분석할 수 있도록 하였고, 가상토치, 기준선, 수치계기 등을 이용한 최적 작업 훈련 가이드 제시하였다. 훈련 콘텐츠 저작은 메뉴UI 기반으로 용접의 전류, 전압 등의 조건과 상황을 선택하도록 제시하였고, 하드웨어 플랫폼은 워크벤치형 입체 디스플레이 방식으로 용접 환경을 가시화하였고, 위, 정면, 아래보기 등 다양한 용접 자세 변경을 지원 할 수 있도록 구축하였다. 이러한 가상현실 기반 훈련 시뮬레이터는 아크열 발생에 따른 장시간 훈련의 어려움을 극복할 수 있고, 다양한 실습 환경을 바꾸어 가며 반복적인 훈련이 가능하고, 실 재료를 사용하지 않아 재료의 낭비를 줄일 수 있는 환경 친화적인 안전하고 효율적인 훈련 실습 환경을 제공할 수 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.148-148
• /
• 1999

다이아몬드에 버금가는 높은 경도뿐만 아니라 높은 화학적 안정성 및 열전도성 등 우수한 물리화학적 특성을 가진 입방정 질화붕소(cubic Boron Nitride)는 마찰.마모, 전자, 광학 등의 여러 분야에서의 산업적 응용이 크게 기대되는 자료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 기대되는 재료이다. 특히 탄화물형성원소에 대해 안정하여 철계금속의 가공을 위한 공구재료로의 응용 또한 크게 기대된다. 이 때문에 각종의 PVD, CVD 공정을 이용하여 c-BN 박막의 합성에 대한 연구가 광범위하게 진행되어 많은 성공사례들이 보고되고 있다. 그러나 이러한 c-BN 박막의 유용성에도 불구하고 아직 실제적인 응용이 이루어지지 못한 것은 증착직후 급격한 박리현상을 보이는 c-BN 박막의 밀착력문제때문이다. 본 연구에서는 평행자기장을 부가한 ME-ARE(Magnetically Enhanced Activated Reactive Evaporation)법을 이용하여 c-BN 박막을 합성하고, 합성된 c-BN 박막의 밀착력에 미치는 공정인자의 영향을 규명하여, 급격한 박리현상을 보이는 c-BN 박막의 밀착력 향상을 위한 최적 공정을 도출하고자 하였다. BN 박막 합성은 전자총에 의해 증발된 보론과 (질소+아르곤) 플라즈마의 활성화반응증착(activated reactive evaporation)에 의해 이루어졌다. 기존의 ARE장치와 달리 열음극(hot cathode)과 양극(anode)사이에 평행자기장을 부여하여 플라즈마를 증대시켜 반응효율을 높혔다. 합성실험용 모재로는 p-type으로 도핑된 (100) Si웨이퍼를 30$\times$40 mm크기로 절단 후, 100%로 희석된 완충불산용액에 10분간 침적하여 표면의 산화층을 제거한후 사용하였다. c-BN 박막을 얻기 위한 주요공정변수는 기판바이어스 전압, discharge 전류, Ar/N가스유량비이었다. 증착공정 인자들을 변화시켜 다양한 조건에서 c-BN 박막의 합성하여 밀착력 변화를 조사하였다. 합성된 박막의 결정성 분석을 FTIR을 이용하였으며, Bn 박막의 상 및 미세구조관찰을 위해 투과전자현미경(TEM;Philips EM400T) 분석을 병행하였고, 박막의 기계적 물성 평가를 위해 미소경도를 측정하였다. 증착된 c-BN 박막은 3~10 GPa의 큰 잔류응력으로 인해 증착직후 급격한 박리현상을 보였다. 이의 개선을 위해 증착중 기판바이어스 제어 및 후열처리를 통해 밀착력을 수~수백배 향상시킬 수 있었다. c-BN 박막의 합성을 위해서는 증착중인 박막표면으로 큰 에너지를 갖는 이온의 충돌이 필요하기 때문에 기판 바이어스가 요구되는데, c-BN의 합성단계를 핵생성 단계와 성장 단계로 구분하여 인가한 기판바이어스를 달리하였다. 이 결과 그림 1에서 나타낸 것처럼 c-BN 박막의 핵생성에 필요한 기판바이어스의 50% 정도만을 인가하였을 때 잔류응력은 크게 경감되었으며, 밀착력이 크게 향상되었다.

• 마이크로전자및패키징학회지
• /
• 제15권4호
• /
• pp.59-64
• /
• 2008

본 연구에서는 백색 고분자유기 발광다이오드를 제작하여 전기 광학적 특성을 평가하였다. ITO(indium tin oxide)를 양극으로 사용하고 정공수송층으로 PEDOT:PSS [poly(3,4-ethylenedioxythiophene):poly(styrene sulfolnate)]를 발광물질로는 PFO [poly(9,9-dioctylfluorene)]와 MEH-PPV [poly(2-methoxy-5(2-ethylhexoxy)-1,4-phenyl-enevinyle)]를 각각 host와 dopant로 사용하였다. 전자주입층으로 LiF(lithium flouride)와 음극으로 Al(aluminum)을 증착하여 최종적으로 ITO/PEDOT:PSS/PFO:MEH-PPV/LiF/Al 구조를 갖는 백색 고분자 유기발광다이오드를 제작하고 PFO와 MEH-PPV의 농도에 따른 전기 광학적 특성 변화를 조사하였다. 제작된 소자는 9V에서(x=0.36, y=0.35)의 CIE 색좌표를 갖는 백색 발광이 관찰되었으며, 최대 전류밀도와 휘도는 약 13V의 인가전압에서 $740mA/cm^2,\;900cd/m^2$의 값을 나타내었으며, $200cd/m^2$ 휘도에서 0.37 cd/A의 최대 전류효율이 관찰되었다.

• 한국결정성장학회지
• /
• 제27권6호
• /
• pp.275-281
• /
• 2017

AlN는 넓은 밴드 갭 및 높은 열전도율로 인해 넓은 밴드 갭 및 고주파 전자 소자로 유망한 재료이다. AlN은 전력 반도체의 재료로서 더 큰 항복전압과 고전압에서의 더 작은 특성저항의 장점을 가지고 있다. 높은 전도도를 갖는 p형 AlN 에피층의 성장은 AlN 기반 응용 제품 제조에 중요하다. 본 논문에서는 Mg이 도핑된 AlN 에피층을 혼합 소스 HVPE에 의해 성장하였다. Al 및 Mg 혼합 금속은 Mg-doped AlN 에피 층의 성장을 위한 소스 물질로 사용하였다. AlN 내의 Mg 농도는 혼합 소스에서 Mg 첨가 질량의 양을 조절함으로써 제어되었다. 다양한 Mg 농도를 갖는 AlN 에피 층의 표면 형태 및 결정 구조는 FE-SEM 및 HR-XRD에 의해 조사하였다. Mg-doped AlN 에피 층의 XPS 스펙트럼으로 부터 혼합 소스 HVPE에 의해 Mg을 AlN 에피 층에 도핑할 수 있음을 증명하였다.

• 대한전자공학회논문지SD
• /
• 제37권1호
• /
• pp.75-82
• /
• 2000

본 논문에서는 새로운 16비트 저전력 ALU(Arithmetic Logic Unit) 구조 및 회로를 제안하여 트랜지스터 레벨로 설계, 제작 및 테스트하였다. 설계한 ALU는 16개의 명령어를 수행하며 2단계 파이프라인 구조를 가진다. 제안한 ALU는 switched capacitance를 줄이기 위해 논리연산시에는 덧셈기가 스위칭하지 않도록 하였으며, P(propagation)블록의 출력을 듀얼버스(dual bus)구조로 하였다. 또한 이와 같은 ALU구조를 위한 새로운 효율적인 P 및 G(generation)블록을 제안하였다. 그 외에 저전력 실현을 위하여 ELM덧셈기, 이중모서리 천이 플립플롭double-edge triggered flip-flop) 및 조합형 논리형태(combination of logic style)을 사용하여 ALU를 구현하였다. 모의실험결과, 제안한 구조는 기존의 구조$^{[1.2]}$에 비교하여 수행되는 산술연산의 사용횟수에 대하여 논리연산의 사용횟수가 증가할수록 전력감축의 효과가 증가하였다. 수행되는 산술연산 대 논리연산의 전형적인 비율을 7:3이라고 가정할 때, 제안한 구조는 기존 구조에 비해서 12.7%의 전력감축을 보였다. 설계한 ALU는 0.6${\mu}m$ 단일폴리, 삼중금속 CMOS 공정으로 제작하였다. 칩 테스트 결과 최대동작 주파수는 53MHz로 동작하였고 전력소모는 전원전압 3.3 V, 동작 주파수 50MHz에서 33mW를 소모하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.101-111
• /
• 2008

본 논문은 40Gb/s급 광통신 시스템에서 사용되는 고속 리드-솔로몬(RS) 복호기의 하드웨어 면적을 줄인 새로운 구조를 소개하고 RS 복호기 기반의 고속 FEC구조를 제안한다. 특히 높은 데이터처리율과 적은 하드웨어 복잡도를 가지고 있는 차수 연산 블록이 제거된 pDCME 알고리즘 구조를 소개한다. 제안된 16채널 RS FEC구조는 8개의 신드롬 계산 블록이 1개의 KES 블록을 공유하는 8 채널 RS FEC구조 2개로 구성되어 있다. 따라서 4개의 신드롬 계산 블록에 1개의 KES블록을 공유하는 기존의 16채널 3-병렬 FEC 구조와 비교하여 하드웨어 복잡도를 약 30%정도 줄일 수 있다. 제안된 FEC 구조는 1.8V의 공급전압과 $0.18-{\mu}m$ CMOS 기술을 사용하여 구현하였고 총 250K개의 게이트수와 5.1Gbit/s의 데이터 처리율을 가지고 400MHz의 클럭 주파수에서 동작함을 보여준다. 제안된 면적 효율적인 FEC 구조는 초고속 광통신뿐만 아니라 무선통신을 위한 차세대 FEC 구조 등에 바로 적용될 수 있을 것이다.