• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.500-505
• /
• 2002

본 논문에서는 50%의 duty cycle 출력을 가지며, 디지털 방식으로 분주수를 제어할 수 있는 새로운 분주기 구조를 제안하였다. 그리고 0.25$\mu\textrm{m}$ 2-poly, 5-metal CMOS 공정 파라미터를 이용한 HSPICE 모의실험을 통해서 제안한 주파수 분주기를 이용한 900MHz 주파수 합성기를 설계하였다. 제안한 주파수 분주기의 동작은 0.65$\mu\textrm{m}$ 2-poly, 2-metal CMOS 공정을 사용하여 제작한 칩을 측정하여 확인하였다. 설계한 전압제어발진기(VCO)는 2.5V 전원전압 하에서 900MHz의 중간주파수, $\pm$10%의 동작 범위, 154MHz/V의 이득을 가진다. 또한 모의실험 결과 주파수 합성기의 settling time은 약 $1.5\mu\textrm{s}$이고, 짝수와 홀수 분주시 50%의 duty cycle과 820MHz~1GHz의 동작 주파수 범위를 갖으며, 전력소모는 대략 70mW임을 확인하였다.

• 한국전자통신학회논문지
• /
• 제4권4호
• /
• pp.247-252
• /
• 2009

본 논문은 전하펌프와 클록트리거 회로를 사용하는 프리스케일러가 포함된 UHF RFID 응용을 위한 900MHz Integer-N 방식의 주파수 합성기를 소개한다. 쿼드러처 출력이 가능한 전압제어발진기와 프리스케일러, 위상주파수검출기와 전하펌프 및 아날로그 고정 검출기는 0.35-${\mu}m$ CMOS 공정으로 설계되었다. 주파수 분주기는 verilog-HDL 모듈을 통해 설계되었으며 mixed-mode 시뮬레이션을 통해 디자인을 검증하였다. 전압제어발진기의 동작 주파수영역은 828MHz에서 960MHz이고 위상이 90도 차이나는 쿼드러처 신호를 출력한다. 시뮬레이션 결과로 위상잡음은 100KHz offset 주파수에서 -102dBc/Hz 이었으며, 고착시간은 896MHz에서 928MHz까지 32MHz step을 천이할 때 4us이다.

• 한국통신학회논문지
• /
• 제27권6C호
• /
• pp.619-624
• /
• 2002

본 논문에서는 50%의 duty cycle 출력을 가지며, 디지털 방식으로 분주수를 제어할 수 있는 새로운 분주기 구조를 제안하였다. 그리고 0.25$\mu\textrm{m}$ 2-poly, 5-metal CMOS 공정 파라미터를 이용한 HSPICE 모의실험을 통해서 제안한 주파수 분주기를 이용한 900MHz 주파수 합성기를 설계하였다. 제안한 주파수 분주기의 동작은 0.657m 2-poly, 2-metal CMOS 공정을 사용하여 제작한 칩을 측정하여 확인하였다. 설계한 전압제어발진기(VCO)는 2.5V 전원전압 하에서 900Mh의 충간주파수, $\pm$10%의 동작 범위, 154MHz/V의 이득을 가진다. 또한 모의실험 결과 주파수 합성기의 settling time은 약 $1.5\mu\textrm{m}$이고 짝수와 홀수 분주시 50%의 duty cycle과 820MHz~1GHz의 동작 주파수 범위를 갖으며, 전력소모는 대략 70mW 임을 확인하였다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.99-105
• /
• 2014

위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.613-623
• /
• 2000

8-VSB(Vestigial Side-Band) 변조 기술을 이용하여 ATSC(Advanced Television Systems Committee) 규격을 만족하는 디지털 TV 튜너를 개발하였다. 이중(double)주파수 변환 및 능동 트래킹 여파기를 튜너 전치단에 이용하여 이미지 응답 및 IF(Intermediate Frequency)Beat 성분들의 억압, 인접 채널과 다채널 수신 시 상호 간섭배제 성능을 만족할 수 있도록 이용하였다. 그러나 NTSC(National Television Systems Committee) 튜너와는 달리, 이중 주파수 변환을 이용하는 디지털 TV 튜너는 트래킹 필터 및 첫 번째 전압제어발진기 사이의 주파수 상관 관계가 존재하지 않는다. 이러한 문제점을 해결하기 위하여 본 논문에서는 마이크로 콘트롤러, EEPROM(Electrically Erasable Programmable Read Only Memory), 디지털/아날로그 변환기, 차동 증폭기 및 스위치 드라이버가 조합된 하드웨어 및 트래킹 전압에 따른 주파수 특성에 대한 주파수 매핑을 구하여 자동 주파수 선택이 가능한 변형된 구조 및 방법을 제시하였다.

• 한국정보전자통신기술학회논문지
• /
• 제13권2호
• /
• pp.123-128
• /
• 2020

본 논문에서는 주파수 변화 감지 회로 (FVSC : frequency variation sensing circuit)를 포함하는 부궤환 루프를 가지는 저잡음 위상고정루프를 제안하였다. 위상 고정 상태에서 전압제어발진기의 출력주파수가 변화할 때 주파수 변화 감지 회로는 루프 필터의 커패시터의 전하량을 조절하여 제안한 위상고정루프의 위상잡음과 지터 특성을 개선할 수 있다. 위상고정루프의 출력 주파수가 증가하면 주파수 변화 감지 회로가 루프 필터 커패시터 전하를 감소시킨다. 이는 루프필터 출력 전압을 하강하게 하여 위상고정루프 출력 주파수가 하강하게 된다. 추가된 부궤환 루프는 제안한 위상고정루프의 위상잡음 특성을 더욱 더 좋게 한다. 주파수 변화 감지 회로에 사용된 커패시터 크기는 영점을 결정하는 루프 필터 커패시터 크기와 비교하여도 아주 작은 크기이어서 칩 크기에 영향을 미치지 않는다. 제안된 저잡음 위상고정루프는 1.8V 0.18㎛ CMOS 공정을 이용하여 설계되었다. 시뮬레이션 결과는 273fs 지터와 1.5㎲ 위상고정시간을 보여주었다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.541-546
• /
• 2010

LTCC(low temperature co-fired ceramic) 공정의 다층기판을 이용하여 push-push 유전체 공진 발전기를 설계 및 제작하였다. 중심주파수 8GHz를 갖는 직렬 궤환형의 단일 유전체 공진 발진기를 설계하고 이를 이용하여 중심주파수 16GHz인 push-push 유전체 공진 발진기를 설계하였다. 발전기의 회로 크기에 큰 영향을 미치는 바이어스 회로를 LTCC 다층구조의 중간층에 배치함으로써 일반적인 단층기판을 이용한 경우에 비해 발진기 회로의 크기를 크게 줄 일 수 있었다. 제작된 push-push 유전체 공진 발진기의 측정결과 기본 주파수 및 3차 고조파 억압특성은 각각 15dBc 및 25dBc 이상의 특성을 나타내었으며 발진기의 위상잡음 특성은 -102dBc/Hz@100KHz 및 -128dBc/Hz@1MHz의 특성을 각각 나타내었다.

• 대한전자공학회논문지SD
• /
• 제38권8호
• /
• pp.20-26
• /
• 2001

본 논문에서는 위상획득과정과 동기과정에서의 trade-off를 향상시킨 듀얼 위상 주파수 검출기를 이용하여 차지펌프 PLL을 설계하였다. 제안된 듀얼 위상 주파수 검출기는 상승에지에서 동작하는 POSITIVE 위상 주파수 검출기와 하강에지에서 동작하는 NEGATIVE 위상 주파수 검출기로 구성되어있다. 또한 PLL에 사용된 차지펌프는 전류뺄셈회로를 이용하여 전류 부정합을 감소시켰으며, reference spurs와 전압제어발진기의 변동을 감소시킬수 있도록 구현하였다. 제안된 PLL의 동작특성은 0.25${\mu}m$ CMOS 공종 파라미터를 이용하여 SPICE 시뮬레이션을 통해 검증되었다.

• 한국전자파학회논문지
• /
• 제23권5호
• /
• pp.613-623
• /
• 2012

본 논문에서는 LTCC(Low Temperature Co-fired Ceramics) 공정을 이용하여 다층 구조의 의사 유전체 공진기를 설계하고, 이를 HMIC(Hybrid Microwave Integrated Circuit) 형태의 증폭기, 위상천이기와 함께 폐루프를 구성하여 초소형 전압 제어 의사 유전체 공진기 발진기(Vt-ADRO: Voltage-tuned Artificial Dielectric Resonator Oscillator)를 제작하였다. 의사 유전체 공진기는 주기적인 도체 패턴과 적층을 통해 기존의 유전체 공진기보다 소형의 크기를 갖는 공진기이다. 의사 유전체 공진기의 형상은 기본 도체 패턴 원판형을 갖고 이것을 적층하는 구조를 선정하였으며, 공진기의 물리적 치수 및 적층 수에 따른 공진 특성을 분석하였다. 소형의 크기로 제작하기 위하여 LTCC 기판의 상부에 의사 유전체 공진기를 내장하고, 하부에 증폭기, 위상천이기를 집적하였다. 제작된 의사 유전체 공진기 발진기는 $13{\times}13{\times}3mm^3$로 초소형이며, SMT(Surface Mount Technology) 형태를 갖는다. 설계된 발진기는 설계 주파수에서 개루프 발진 조건을 만족하였으며, 폐루프 측정 결과, 발진 주파수는 조정 전압 0~5 V에서 2.025~2.108 GHz, 위상 잡음은 100 kHz offset에서 $-109{\pm}4$ dBc/Hz, 출력 전력은 $6.8{\pm}0.2$ dBm을 보이며, PFTN(Power Frequency Tuning Normalized) FOM(Figure Of Merit)은 -30.88 dB를 보인다.

• 한국인터넷방송통신학회논문지
• /
• 제20권6호
• /
• pp.129-135
• /
• 2020

본 연구는 10MHz SC-CUT 크리스탈을 이용한 오븐제어수정발진기(이하 OCXO)의 온도센서 위치에 의한 특성 변화와 주파수 보정방법에 관한 것이다. 기존의 고정밀 10MHz OCXO의 제작 방법은 여러 가지가 있지만, 본 연구에서는 온도센서의 위치를 조정하는 것만으로도 외부 온도 변화에 대한 주파수 안정도 특성이 향상될 수 있다는 것을 보여준다. OCXO의 주파수 특성에 영향을 주는 인자로는 크리스탈에 전달되는 온도, 크리스탈에 인가되는 전압, 발진회로를 구성하는 캐패시턴트 등이 있다. 이러한 인자들에 의한 주파수 변화량을 측정하고 온도 변곡점 측정과 캐패시터 값의 변화를 통하여 OCXO 출력주파수의 보정값 변화를 알아보았다.