• 제목/요약/키워드: 전압이득

검색결과 546건 처리시간 0.03초

24GHz 차량 추돌 예방 시스템-온-칩용 자체 내부검사회로 설계 (Built-In Self-Test Circuit Design for 24GHz Automotive Collision Avoidance Radar System-on-Chip)

  • 임재환;김성우;류지열;노석호
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 춘계학술대회
    • /
    • pp.713-715
    • /
    • 2012
  • 본 논문은 24GHz 차량 추돌 예방 레이더 시스템-온-칩을 위한 입력 임피던스, 전압이득 및 잡음지수를 자동으로 측정할 수 있는 새로운 형태의 고주파 자체 내부검사(BIST, Built-In Self-Test) 회로를 제안한다. 이러한 BIST 회로는 TSMC $0.13{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}$=140/120GHz)으로 설계되어 있다. 알고리즘은 LabVIEW로 구현되어 있다. BIST 알고리즘은 입력 임피던스 정합과 출력 직류 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 자동으로 쉽게 고주파 회로의 성능변수를 측정할 수 있기 때문에 시스템-온-칩의 저가 성능 검사의 대안이 될 것으로 기대한다.

  • PDF

무선 근거리 통신망용 저잡음 증폭기의 설계 (Design of a Low Noise Amplifier for Wireless LAN)

  • 류지열;노석호;박세현
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1158-1165
    • /
    • 2004
  • 본 논문에서는 802.11a 무선 근거리 통신망 (wireless LAN)에서 사용 가능한 5.25㎓ SiGe 저잡음 증폭기(LNA)를 제안한다. 본 저잡음 증폭기는 2단 구조로 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되었다. 이 저잡음 증폭기의 경우 5.25㎓의 동작주파수에서 17㏈의 전압이득, 2.7㏈의 잡음지수, -l5㏈의 반사계수, -5㏈md의 IIP3 및 -14㏈m의 1㏈ compression point와 같은 우수한 동작특성을 보였으며, 바이어스 회로에서 소모되는 0,5㎽를 포함하여 전체회로에서 소모되는 총 전력은 7㎽이다.

PFC 부스트 컨버터의 역률 및 고조파 왜율 개선을 위한 이득 조정 기법 (Gain Scheduling of PFC Boost Converter for Improving PF and THD)

  • 김형석;성현욱;이재범;문건우;윤명중
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2011년도 전력전자학술대회
    • /
    • pp.380-381
    • /
    • 2011
  • 본 논문에서는 PFC 부스트 컨버터의 역률 및 고조파 왜율 개선을 위한 전류 제어기 이득 조정 기법을 제안한다. PFC단은 입력 전압의 변화에 따라 인덕터 전류의 크기가 달라져 부스트 인덕터의 인덕턴스가 변화하게 되어 전류 루프의 주파수 특성이 변화하게 된다. 이러한 현상으로 인한 전류 루프의 이득 변화를 분석하였다. 이를 기반으로 입력 전압에 따라 전류 제어기의 이득을 조정해 줌으로써, 충분한 위상마진을 확보함과 동시에 PF와 THD 성능을 개선한다. TI사의 TMS320F28027 MCU를 이용한 실험을 통해 제안된 기법의 유용성을 검증한다.

  • PDF

저전압 3V CMOS 프로그래머블 이득 증폭기 설계 (Design of A Low-voltage 3V CMOS Programmable Gain Amplifier)

  • 송제호;방준호;유재영
    • 한국산학기술학회:학술대회논문집
    • /
    • 한국산학기술학회 2011년도 춘계학술논문집 1부
    • /
    • pp.358-361
    • /
    • 2011
  • 본 논문에서는 ADSL용 아날로그 Front-end의 수신단과 송신단에 활용하기 위한 저전압 특성의 3V CMOS 프로그램머블 증폭기(PGA)를 설계하였다. 설계된 수신단의 PGA는 1.1MHz로 연속시간 저역통과 필터와 연결하여 0dB에서 30dB까지 이득을 조정해주며, 송신단의 PGA는 138kHz의 저역필터와 연결하여 -15dB에서 0dB까지의 이득을 조정할 수 있다. 모든 PGA의 이득은 디지털 로직과 메인 컨트롤러에 의해서 프로그램될 수 있도록 설계하였다. 설계된 PGA는 $0.35{\mu}m$ CMOS 파라미터를 이용하여 Hspice 시뮬레이션으로 그 특성을 확인하였다.

  • PDF

이득 제어 지연 단을 이용한 1.9-GHz 저 위상잡음 CMOS 링 전압 제어 발진기의 설계 (Design of the 1.9-GHz CMOS Ring Voltage Controlled Oscillator using VCO-gain-controlled delay cell)

  • 한윤택;김원;윤광섭
    • 대한전자공학회논문지SD
    • /
    • 제46권4호
    • /
    • pp.72-78
    • /
    • 2009
  • 본 논문에서는 $0.13{\mu}m$ CMOS 공정의 이득(Kvco) 제어 지연 단을 이용한 위상동기루프에 사용되는 저 위상잡음 CMOS 링 전압제어발진기를 설계 및 제작한다. 제안하는 지연 단은 출력 단자를 잇는 MOSFET을 이용한 능동저항으로 전압제어발진기의 이득을 감소시킴으로써 위상잡음을 개선한다. 그리고 캐스코드 전류원, 정귀환 래치와 대칭부하 등을 이용한다. 제안한 전압제어 발진기의 위상잡음 측정결과는 1.9GHz가 동작 할 때, 1MHz 오프셋에서 -119dBc/Hz이다. 또한 전압제어발진기의 이득과 전력소모는 각각 440MHz/V와 9mW이다.

정보 보호용 아날로그 전압조절 가변 능동소자 설계 (A Design of Analog Voltage-controlled Tunable Active Element for Information Protection)

  • 송제호;방준호
    • 한국컴퓨터산업학회논문지
    • /
    • 제2권10호
    • /
    • pp.1253-1260
    • /
    • 2001
  • 본 논문에서는 저전압(2V) 동작이 가능하고 각종 외부 환경으로부터 소자 정보 보호에 적용할 수 있는 완전차동 구조의 아날로그 능동소자에 전압조절을 위한 튜닝회로를 추가한 능동소자를 제안하였다. 아날로그 능동소자는 이득특성에 영향을 주는 트랜스컨덕턴스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. $0.25\mutextrm{m}$ CMOS n-well 공정 파라미터를 이용한 HSPICE 시뮬레이션 결과, 제안된 아날로그 능동소자는 비우성극점의 제거로 안정성이 향상되었으며, 2V 공급전압하에서 42㏈의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 소비전력값은 0.32mW를 나타내었다.

  • PDF

5.25GHz 저잡음 증폭기를 위한 새로운 고주파 BIST 회로 설계 (Design of a New RF Built-In Self-Test Circuit for 5.25GHz SiGe Low Noise Amplifier)

  • 류지열;노석호;박세현;박세훈;이정환
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2004년도 춘계종합학술대회
    • /
    • pp.635-641
    • /
    • 2004
  • 본 논문에서는 802.113 무선 근거리 통신망(wireless LAM)용 5.25GHz 저잡음 증폭기(LNA)에 대해 고가 장비를 사용하지 않고도 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 고주파 81ST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 본 연구에서 제작된 BIST 회로는 기존의 고가 검사 장비 대신 고주파 회로의 결함검사나 성능검사에 적용될 수 있다. 이러한 BIST 회로는 1V의 공급전압에서 동작하며, 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정을 이용한다. 본 방법에서는 DUT(Device Under Test: 검사대상이 되는 소자)와 BIST 회로가 동일 칩 상에 설계되어 있기 때문에 측정할 때 단지 디지털 전압계와 고주파 전압 발생기만이 필요하며, 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다.

  • PDF

Power IGBT의 개발에 관한 연구 (A study on the experimental fabrication and analysis of power IGBT)

  • 성만영;김영식;박정훈;박성희
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제6권3호
    • /
    • pp.261-268
    • /
    • 1993
  • LIGBT의 전압-전류 특성을 디자인 파라미터와 공정 파라미터를 포함한 SPICE Simulation으로 확인하였다. 중요한 파라미터는 p-body와 n$^{-}$층 그리고 p$^{+}$ 애노드로 구성된 pnp bipolar transistor의 수평전류이득이었다. 이 전류 이득은 Ebers-Moll등식으로 얻었다. LIGBT의 On 저항은 채절 저항(R$_{E}$ )과 인가된 게이트 전압에 종속되는 유효 벌크 저항(R2)으로 구성되며 On 저항의 해석과 모델링은 디바이스의 디자인 조건을 최적화하기 위해서 기하학적 구조와 도핑 프로파일에 따른 물리적 특성으로부터 전개하여 특성해석을 위한 모델링을 실시하여 제시하였다.

  • PDF

위상천이 풀브리지 컨버터의 전압제어기 게인값 선정에 따른 영향 분석 (Impact analysis in accordance with the voltage control gain of phase shift full-bridge converter)

  • 배성진;투안안;최재호
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2016년도 추계학술대회 논문집
    • /
    • pp.139-140
    • /
    • 2016
  • 본 논문은 위상천이 풀브리지 컨버터의 전압 제어기 설계에 있어 게인값의 선정에 따른 위상 이득, 게인 이득을 통해 안정도를 판별하고 게인값에 따른 시스템의 응답특성을 고려하여 최적값을 설계하는데 목표를 두고 있다. MATLAB의 Bode plot을 통해 안정도 및 응답특성을 확인하였고 PSIM 시뮬레이션을 통해 제어가 잘 되는지 확인하였다.

  • PDF

Feedforward 구조를 이용한 광대역 SiGe HBT 가변 이득 증폭키의 설계 및 제작 (Design & Fabrication of a Broadband SiGe HBT Variable Gain Amplifier using a Feedforward Configuration)

  • 채규성;김창우
    • 한국통신학회논문지
    • /
    • 제32권5A호
    • /
    • pp.497-502
    • /
    • 2007
  • 피드포워드 방식을 이용하여 광대역, 선형 이득 제어 특성을 갖는 SiGe HBT 가변 이득 증폭기를 설계 및 제작하였다. 가변 이득 증폭기는 능동 발룬, 차동형 주 증폭기, 피드포워드 블록, 전압 조절부로 구성 되었으며, 주 증폭기와 피드포워드 블록의 신호가 역위상으로 상쇄되어 광대역의 선형 이득 제어가 가능하도록 각 부분을 최적화 시켰다. 설계된 가변 이득 증폭기는 STMicroelectronics사(社)의 0.35 ${\mu}m$ Si-BiCMOS 공정을 이용하여 제작하였다. 제작 및 측정 결과, 피드포워드 방식의 가변 이득 증폭기는 4 GHz($4\;GHZ{\sim}8\;GHz$)의 광대역 특성을 나타내었다. 또한, 제작된 가변 이득 증폭기는 6 GHz에서 9.3 dB의 최대 이득과 0.6 - 2.6 V의 조절 전압 인가시 19.6 dB의 이득 조절 범위 특성을 나타내었으며, 8 GHz에서 -3 dBm의 출력 전력 특성을 각각 나타내었다.