• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.765-768
• /
• 2014

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심의 변화에 대하여 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 산화막의 두께를 다르게 제작할 수 있어 문턱전압이하 영역에서 전류를 제어할 수 있는 요소가 증가하는 장점이 있다. 상하단 게이트 산화막 두께 비에 대한 문턱전압 및 전도중심을 분석하기 위하여 포아송방정식을 이용하여 해석학적 전위분포를 구하였다. 이때 전하분포는 가우스분포함수를 이용하였다. 하단게이트 전압, 채널길이, 채널두께, 이온주입범위 및 분포편차를 파라미터로 하여 문턱전압 및 전도중심의 변화를 관찰한 결과, 문턱전압은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 채널길이 및 채널두께의 절대값보다 비에 따라 문턱전압이 변하였으며 전도중심이 상단 게이트로 이동할 때 문턱전압은 증가하였다. 또한 분포편차보단 이온주입범위에 따라 문턱전압 및 전도중심이 크게 변화하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 하계학술대회 논문집
• /
• pp.500-501
• /
• 2010

본 논문에서는 출력전압레벨수를 증가시키기 위한 방안으로 3의 n승비의 입력전압원을 가지는 비절연방식과 동일한 레벨 형성을 위해 변압기 이차 측을 직렬로 결합시킨 절연 방식의 멀티레벨 인버터의 특성을 비교 분석한다. 두 회로는 동일하게 3의 배수의 전압원을 가감하여 선형적인 출력 전압 레벨을 형성할 수 있다. 다단 변압기를 적용하는 방식은 하나의 입력전압원을 가지고 변압기의 권선비를 3의 배수로 설계하여 출력전압의 순시치가 다단의 출력전압 레벨을 형성하는 개념이며, 제안된 방식은 전압원이 3의 배수 형태로 이루어진 경우 동일한 출력전압 레벨을 생성시킬 수 있는 구조이다. 따라서 제안된 구조가 회로 소자수 측면과 효율 특성에 있어 보다 우수한 특성을 가지게 된다. 두 회로의 비교 분석을 위한 시뮬레이션을 수행하고 타당성을 검증한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.849-851
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 상단과 하단의 게이트 산화막 두께를 다르게 제작할 수 있어 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 본 연구에서는 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 결과적으로 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 또한 채널길이 및 채널두께, 상하단게이트 전압 그리고 도핑분포함수의 변화에 따라 문턱전압이하 스윙 및 전도중심은 상호 유기적으로 변화하고 있다는 것을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 추계학술대회 논문집
• /
• pp.31-32
• /
• 2014

전압형 인버터를 이용한 전동기 구동시스템에서, 출력전압의 비선형성은 역기전력기반 센서리스의 성능에 큰 영향을 미친다. 역기전력기반 센서리스는 전압방정식을 이용하기 때문에 출력전압에 대한 정보가 필요한데 일반적인 인버터에는 출력전압을 측정하는 센서가 없어 출력전압지령을 출력전압과 같다고 가정하고 사용한다. 그러나 인버터의 비선형성으로 인해 전압지령과 실제 출력되는 전압간의 차이가 발생하게 되어 각 추정오차가 생기게 되고 센서리스의 성능을 떨어트린다. 인버터 비선형성의 주원인인 데드타임에 의한 영향을 보상하기 위해서 여러 가지 방법들이 연구되었지만 전류의 크기가 낮은 저속, 저부하 상황에서는 여전히 오차가 존재 하였다. 본 논문에서는 전압오차가 발생할 수 있는 저전류 구간을 최대한 줄이도록 전류의 형태를 바꾸어 저속 저부하 상황에서의 전압오차를 최소화 하였다. 이를 통해서 역기전력 기반의 센서리스의 저속영역 특성을 개선하였고 실험을 통해 그 효용성을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 춘계학술대회
• /
• pp.829-831
• /
• 2015

본 연구에서는 비대칭 이중게이트 MOSFET의 채널길이와 채널두께의 비에 따른 문턱전압 및 전도중심의 변화를 분석하고자한다. 비대칭 이중게이트 MOSFET는 상하단 게이트 전압에 의하여 전류흐름을 제어할 수 있어 단채널효과를 감소시킬 수 있다는 장점이 있다. 그러나 채널길이가 감소하면 필연적으로 발생하는 문턱전압의 급격한 변화는 소자 특성에 커다란 영향을 미치고 있다. 특히 상하단의 게이트 전압, 상하단의 게이트 산화막 두께 그리고 도핑분포변화에 따라 발생하는 전도중심의 변화는 문턱전압을 결정하는 중요 요소가 된다. 해석학적으로 문턱전압 및 전도중심을 분석하기 위하여 해석학적 전위분포를 포아송방정식을 통하여 유도하였다. 다양한 채널길이 및 채널두께에 대하여 전도중심과 문턱전압을 계산한 결과, 채널길이와 채널두께의 비 등 구조적 파라미터뿐만이 아니라 도핑분포 및 게이트 전압 등에 따라 전도중심과 문턱전압은 크게 변화한다는 것을 알 수 있었다.

• EDISON SW 활용 경진대회 논문집
• /
• 제6회(2017년)
• /
• pp.719-725
• /
• 2017

막전압 고정 기법은 세포막 이온통로의 활성화 게이트, 비활성화 게이트의 물리적 성질 등을 밝힐 수 있다. 즉, 여러 다양한 펄스 프로토콜을 이용하여 활성화 게이트와 비활성화 게이트의 막전압 의존성을 구할 수 있다. 본 연구는 L-type $Ca^{2+}$ 통로의 모델을 막전압 고정 기법 시뮬레이션에 적용하여 최적의 펄스 프로토콜을 얻기 위한 방법을 제시하고자 하였다. 비활성화 게이트의 막전압 의존성을 구하는 경우, 테스트 전압에서 +10 mV의 전압으로 가기 전에 0 ms, 5 ms, 20 ms의 gap을 주었는데 이 중 5 ms의 gap을 주었을 때 모델과 가장 가까운 관계를 얻을 수 있었다. 다음으로 활성화 게이트의 막전압 의존성을 구하는 경우, 일반적인 방법으로는 실제 관계와 크게 다른 결과를 얻었으나, 0 mV 이하의 막전압에 대해서만 막전압 의존성을 구하는 방법을 사용하여 실제 관계와 근접한 결과를 얻을 수 있었다. 따라서, 본 시뮬레이션 프로그램을 적절히 이용한다면 실제 세포실험에서 정확한 수치를 얻기 위한 펄스 프로토콜을 얻는데 활용할 수 있을 것으로 본다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.437-438
• /
• 2017

본 연구는 독립 운전 모드의 P+MR 기반의 전압제어기의 계통 동기화 방식을 조사한다. 계통 복전 후 계통과의 재연결을 위한 계통 동기화가 고정자 좌표계하에서 제어가 수행되는 경우, 독립운전하에서 정전압, 정주파수를 가지는 교류 지령 전압은 계통 전압으로 대체되는데 이 부분에서 고정자 좌표계 제어하의 현재 출력 전압과 계통 전압의 위상 차이에 기인하여 상당한 전압 오차가 발생할 여지가 있고 이러한 전압 오차 발생은 심각한 전압 과도 상태를 야기할 수 있게 된다. 추가적으로, 인버터의 출력 단에 연결된 부하가 비선형 부하라면 부하에서 생성되는 고조파에 기인하여 위에 언급된 전압 과도 상태가 더욱 심각해질 수 있다. 본 논문에서는 위에 언급된 문제를 해결하기 위한 대책으로 독립 운전 모드하에서의 전압 제어를 위해 사용되는 P+MR 제어 기반의 비선형 부하를 고려한 매끄러운 계통 동기화 방식이 제안되었다. 제안된 매끄러운 계통 동기화 방식은 실험 결과를 통해 검증된다.

• 한국정보통신학회논문지
• /
• 제20권3호
• /
• pp.571-576
• /
• 2016

비대칭 이중게이트 MOSFET는 다른 상하단 게이트 산화막 두께를 갖는다. 상하단 게이트 산화막 두께 비에 대한 문턱전압이하 스윙 및 전도중심의 변화에 대하여 분석하고자한다. 문턱전압이하 스윙은 전도중심에 따라 변화하며 전도중심은 상하단의 산화막 두께에 따라 변화한다. 비대칭 이중게이트 MOSFET는 문턱전압이하 스윙의 저하 등 단채널효과를 감소시키기에 유용한 소자로 알려져 있다. 포아송방정식의 해석학적 해를 이용하여 문턱전압이하 스윙을 유도하였으며 상하단의 산화막 두께 비가 전도중심 및 문턱전압이하 스윙에 미치는 영향을 분석하였다. 문턱전압이하 스윙 및 전도중심은 상하단 게이트 산화막 두께 비에 따라 큰 변화를 나타냈다. 특히 하단 게이트 전압은 문턱전압이하 스윙에 큰 영향을 미치며 하단게이트 전압이 0.7V 일 때 $0<t_{ox2}/t_{ox1}<5$의 범위에서 문턱전압이하 스윙이 약 200 mV/dec 정도 변화하는 것을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 추계학술대회 논문집
• /
• pp.39-40
• /
• 2013

본 논문에서는 직접토크 제어에서 자속과 토크의 오차에 따라 결정된 전압벡터와 회전자 위치에 따른 실제 인가될 수 있는 d-q축 전압을 근사 전압함수로 근사화하여, 자속 및 토크오차와 전동기의 속도에 따라 듀티비를 결정하는 방식을 제안한다. 이러한 방식은 선택된 전압벡터가 일정한 상수 크기의 전압을 인가하는 것으로 가정된 기존의 직접토크 제어 방식에 비해 정밀한 전압 기준을 바탕으로 펄스폭의 듀티비를 결정함으로써, 동일한 스위칭 주파수 내에서 토크 및 자속오차의 크기를 감소 시킬 수 있는 장점이 있다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.269-270
• /
• 2016

본 논문에서는 인버터의 정확한 전압 합성을 위해 인버터의 비선형성을 보상하는 기법을 제안한다. 인버터에서 데드타임, 스위칭 소자의 도통손실, 스위칭 지연 등의 성분들은 전압 합성에 비선형성을 유발한다. 제안된 방법은 이러한 요인들을 각 상별로 분석하고, 이를 보상함으로써 보다 정밀한 전압 합성을 가능케 한다. 이 방법의 유효성은 실험을 통하여 입증하였다.