• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1339-1340
• /
• 2007

본 연구에서는 이종 차원 나노선과 나노입자의 결합에 따른 단일 나노선 소자의 전기적 특성 및 메모리 효과를 연구하였다. 열증착법으로 성장 된 p 형 Si 나노선에 Atomic Layer Deposition (ALD) 방법으로 10nm의 $Al_{2}O_{3}$를 증착한 후 Low Precensure - Chemical Vapor Deposition (LP-CVD)를 이용하여 Polycrystalline Sicon(Poly-Si)을 Si 나노선 위에 5nm 증착하고 습식 에칭법을 이용하여 poly Si 내의 $SiO_x$를 제거하여 Si 나노입자를 Si 나노선 위에 형성시켰다. 그 후 포토리소그래피 공정을 이용하여 Top gate 형태의 나노선-나노입자 이종결합 Field-Effect Transistor (FET) 소자를 제작하여 게이트 전압에 따른 드레인 전류-전압($I_{DS}-V_{DS}$)의 변화를 측정하여 나노선의 전기 소자로서의 특성을 확인하고, 게이트 전압을 양방향으로 swing 하면서 인가하여 $I_{DS}$ 전류 특성이 변화하는 것을 통해 메모리 효과를 조사하였다. 또한 나노입자의 결합이 게이트 전압의 인가 시간에 따라 드레인 전류에 영향을 미치는 것을 확인하여 메모리 소자로서의 가능성을 확인하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.18 no.3
• /
• pp.43-48
• /
• 1999

IDDQ testing is one of current testing methodologies which increases circuit's reliability by means of finding defects which can't be detected by functional testing in CMOS circuits. In this paper, we design a Built-In Current Sensor(BICS) circuit, which can be embedded in chip under test, that performs IDDQ testing. Furthermore, it is designed for IDDQ testing of memories and implemented to carry out testing at high-speed by using small number of transistors.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2022.10a
• /
• pp.115-117
• /
• 2022

The electrical characteristics of the monolithic 3-dimensional static random access memory consisting of a feedback field-effect transistor (M3D-SRAM-FBFET) was investigated using technology computer-aided design (TCAD). The N-type FBFET and N-type MOSFET are designed with fully depleted silicon on insulator (FDSOI), and those are located at bottom and top tiers, respectively. For the M3D-SRAM-FBFET, as the supply voltage decreased from 1.9 V to 1.6 V, the reading on-current decreased approximately 10 times.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.301.1-301.1
• /
• 2014

모바일 전자기기 시장의 큰 증가세로 인해 플래시 메모리 소자에 대한 수요가 급격히 증가하고 있다. 특히, 저 전력 및 고집적 대용량 플래시 메모리의 필요성이 커짐에 따라 플래시 메모리 소자의 비례축소에 대한 연구가 활발히 진행되고 있다. 하지만 10 nm 이하의 게이트 크기를 가지는 플래시 메모리 소자에서 각 셀 간의 간섭에 의한 성능저하가 심각한 문제가 되고 있다. 본 연구에서는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하를 관찰하고 메커니즘을 분석하였다. 4개의 소자가 배열된 낸드플래시 메모리의 전기적 특성을 3차원 TCAD 시뮬레이션을 툴을 이용하여 계산하였다. 인접 셀의 프로그램 상태에 따른 측정 셀의 읽기 동작과 쓰기 동작시의 전류-전압 특성을 게이트 크기가 10 nm 부터 30 nm까지 비교하여 동작 메커니즘을 분석하였다. 게이트의 크기가 감소함에 따라 플로팅 게이트에 주입되는 전하의 양은 감소하는데 반해 프로그램 전후의 문턱전압 차는 커진다. 플래시 메모리의 게이트 크기가 줄어듦에 따라 플로팅 게이트의 공핍영역이 차지하는 비율이 커지면서 프로그램 동작 시 주입되는 전하의 양이 급격히 줄어든다. 게이트의 크기가 작아짐에 따라 인접 셀 과의 거리가 좁아지게 되고 이에 따라 프로그램 된 셀의 플로팅 게이트의 전하가 측정 셀의 플로팅 게이트의 공핍영역을 증가시켜 프로그램 특성을 나쁘게 한다. 이 연구 결과는 10 nm 이하의 낸드 플래시 메모리 소자에서 인접한 셀 간의 간섭으로 인해 발생하는 전기적 특성의 성능 저하와 동작 메커니즘을 이해하고 인접 셀의 간섭을 최소로 하는 소자 제작에 많은 도움이 될 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.185-185
• /
• 2013

반도체 트랜지스터의 집적화 기술이 발달하고 소자가 나노미터 크기로 집적화 됨에 따라 문턱 전압의 변동, 높은 누설 전류, 문턱전압 이하에서의 기울기의 열화와 같은 단 채널 효과가 문제되고 있다. 이러한 문제점들은 비 휘발성 플래시 메모리에서 메모리 윈도우의 감소에 따른 retention 특성을 저하시킨다. 이중 게이트 구조의 metal-oxide-semiconductor field-effect-transistors (MOSFETs)은 이러한 단 채널 효과 중에서도 특히 문턱 전압의 변동을 억제하기 위해 제안되었다. 이중 게이트 MOSFETs는 상부 게이트와 하부 게이트 사이의 capacitive coupling을 이용하여 문턱전압의 변동의 제어가 용이하다는 장점을 가진다.기존의 플래시 메모리는 쓰기 및 지우기 (P/E) 동작, 그리고 읽기 동작이 채널 상부의 컨트롤 게이트에 의하여 이루어지며, 메모리 윈도우 및 신뢰성은 플로팅 게이트의 전하량의 변화에 크게 의존한다. 이에 따라 메모리 윈도우의 크기가 결정되고, 높은 P/E 전압이 요구되며, 터널링 산화막에 인가되는 높은 전계에 의하여 retention에서의 메모리 윈도우의 감소와 산화막의 물리적 손상을 초래하기 때문에 신뢰성 및 수명을 열화시키는 원인이 된다. 따라서 본 연구에서는, 상부 게이트 산화막과 하부 게이트 산화막 사이의 capacitive coupling 효과에 의하여 하부 게이트로 읽기 동작을 수행하면 메모리 윈도우를 크게 증폭시킬 수 있고, 이에 따라 동작 전압을 감소시킬 수 있는 이중 게이트 구조의 플래시 메모리를 제작하였다. 그 결과, capacitive coupling 효과에 의하여 크게 증폭된 메모리 윈도우를 얻을 수 있음을 확인하였고, 저전압 구동 및 신뢰성을 향상시킬 수 있음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.264-264
• /
• 2011

1T-1C로 구성되는 기존의 dynamic random access memory (DRAM)는 데이터를 저장하기 위해 적절한 커패시턴스를 확보해야 한다. 따라서 커패시터 면적으로 인한 집적도의 한계에 직면해있으며, 이를 대체하기 위한 새로운 DRAM인 1T- DRAM이 연구되고 있다. 기존의 DRAM과 달리 silicon-on-insulator (SOI) 기술을 이용한 1T-DRAM은 데이터 저장을 위한 커패시터가 요구되지 않는다. 정공을 채널의 중성영역에 축적함으로서 발생하는 포텐셜 변화를 이용하며, 이때 발생하는 드레인 전류차를 이용하여 '0'과 '1'을 구분한다. 기존의 완전공핍형 평면구조의 1T-DRAM은 소스 및 드레인 접합부분에서 발생하는 누설전류로 인해 '0' 상태의 메모리 유지특성이 열화되는 단점을 가지고 있다. 따라서 메모리의 보존특성을 향상시키기 위해 소스/드레인 접합영역을 줄여 누설전류를 감소시키는 구조를 갖는 1T-DRAM의 연구가 필요하다. 또한 고유전율을 가지는 Si3N4를 이용한 oxide-nitride-oxide (ONO)구조의 게이트 절연막을 이용하면 동일한 두께에서 더 낮은 equivalent oxide thickness (EOT)를 얻을 수 있기 때문에 보다 저 전압에서 1T-DRAM 동작이 가능하여 기존의 SiO2 단일층을 이용한 1T-DRAM보다 동일 전압에서 더 큰 sensing margin을 확보할 수 있다. 본 연구에서는 누설전류를 감소시키기 위하여 소스 및 드레인이 채널위로 올려진 recessed channel 구조에 ONO 게이트 절연막을 적용한 1T-DRAM을 제작 및 평가하고, 본 구조의 1T-DRAM적용 가능성 및 ONO구조의 게이트 절연막을 이용한 sensing margin 개선을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.467-467
• /
• 2013

유기물/무기물 나노복합체는 메모리, 트렌지스터, 발광 다이오드, 태양 전지 소자에 응용이 시도되고 있으나 유기물의 물리적인 특성 때문에 전류 전송 메커니즘 규명에는 충분한 연구가 진행되어 있지 못하다. 유기물/무기물 나노복합소재를 기반으로 차세대 광학소자나 비휘발성 메모리 소자에 대한 연구가 활발히 진행되고 있으며, 기억소자의 성능 향상을 위하여 여러 가지 유기물/무기물 나노복합소재를 사용하여 제작한 유기 쌍안정성 소자가 차세대 플렉서블 비휘발성 기억소자로 대두되고 있다. 유기 쌍안정성 소자는 비휘발성 기억 소자 중에서 구조가 간단하고 제작비용이 저렴하며 유연성을 가지기 때문에 많은 연구가 진행되고 있다. 많은 장점에도 불구하고 유기물에 관한 많은 연구가 이루어지지 않았기 때문에 소자의 동작특성, 재연성 등의 문제점이 있다. 본 연구에서는 유기 쌍 안정성 소자의 전기적 특성을 연구하기 위하여 ZnO 나노입자를 포함한 PMMA 복합층을 사용하여 소자를 제작하고 전기적 특성을 측정하였으며, 유기물/무기물 나노복합소재의 전류 전송 메커니즘을 이론적으로 규명하였다. 트랩밀도 변화가 유기 쌍안정성 소자에 미치는 영향을 연구하기 위하여 C60 층을 삽입하였고, 그 결과 C60이 삽입된 유기 쌍안정성 소자가 향상된 메모리 특성을 보였다. 소자의 제작은 Indium tin oxide가 증착된 유리 기판위에 C60 층을 스핀코팅 방법으로 적층하였다. ZnO 나노 입자와 PMMA를 혼합하여 스핀코팅 방법으로 C60층 위에 박막을 형성한 후, 전극으로 Al을 열증착으로 형성하였다. Space charge limitted current 메커니즘을 이용하여 simulation을 수행하였고 이를 current density - voltage (J-V) 특성과 비교 분석하였다. J-V 특성 결과, simulation결과, 소자의 구조를 통해 유기물/무기물 나노복합소재 기반 메모리 소자의 쓰기, 지우기 및 읽기 동작에 대한 과정을 설명하였다. 또한 C60층을 삽입한 유기물/무기물 나노복합소자를 이용하여 트랩 밀도 변화가 유기 쌍안정성 소자의 전기적 특성에 미치는 영향을 연구하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.381-381
• /
• 2013

유기물/무기물 나노복합체를 사용한 비휘발성 메모리 소자는 낮은 공정 가격 및 높은 유연성 때문에 많은 연구가 진행되고 있다. 그러나 나노복합체를 사용한 비휘발성 메모리 소자의 형성 및 전기적 특성에 대한 연구는 많지만, 나노 입자가 포함된 고분자층을 이용한 플렉서블 유기 메모리 소자의 전기적 특성 및 동작 메커니즘에 대한 연구는 미미하다. 이 연구에서는 나노입자와 고분자가 혼합된 나노복합체를 유연성 있는 indium-tin-oxide (ITO)가 코팅된 polyethylene terephthalate (PET) 기판 위에 형성하여 비휘발성 메모리 소자를 제작하여 유연성 있는 기판이 휘어짐에 따른 전기적 특성과 기억 메커니즘을 설명하였다. 나노입자가 포함된 고분자층은 스핀코팅 방법을 이용하여 쉽게 형성한 후, 그 위에 금속 마스크를 사용하여 상부 Al 전극을 형성하였다. Al/나노입자가 포함된 고분자층/ITO/PET 메모리 소자의 전류-전압 (I-v) 특성에서 낮은 전도도와 높은 전도도를 갖고 있는 쌍안정성 동작을 관측할 수 있었다. 같은 조건에서 나노입자가 포함되지 않은 메모리 소자를 제작하여 측정한 I-V 특성은 쌍안정성 동작이 일어나지 않은 것을 관측하였다. 실험적 결과를 바탕으로 나노입자가 쌍안정성을 일으키는 메모리 저장 물질임을 확인할 수 있었다. 유연성 있는 기판의 휘어짐에 따른 I-V 특성과 스트레스에 의한 전도도 상태 유지 능력 측정을 수행하여 기판 휘어짐에 따른 전기적 특성과 안정성이 변화되는 것을 관측하였다. 측정된 I-V와 스트레스에 의한 전도도 상태 유지 능력 측정 결과를 기반으로 기억 메커니즘과 기판의 휘어짐에 따른 안정성을 설명하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.194-194
• /
• 2010

Charge trap flash (CTF) 구조를 가진 플래시 메모리 소자는 기존의 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견디는 장점을 가지고 있다. 이러한 장점에도 불구하고 CTF 플래시 메모리에서도 수십 나노 이하로 소자의 셀 사이즈가 감소함에 따라 단 채널 효과, 펀치스루 현상 및 셀 사이의 간섭현상이 발생함에 따라 이러한 문제들을 해결해야 한다. 인접한 셀 사이에 발생하는 간섭 현상에 대해선 플로팅 게이트를 사용한 플래시 메모리 소자에 대하여 많은 연구가 진행되었으나, CTF 플래시 메모리 소자에서 나타나는 셀 사이의 간섭현상에 대한 연구는 만히 진행되어 있지 않다. 본 연구에서는 CTF 플래시 메모리 소자의 셀 사이의 간격이 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 관찰하였다. CTF 플래시 메모리 소자의 셀 사이의 간격에 따른 비교를 위하여 각 소자의 셀을 구성하는 터널링 산화막, 질화막 및 블로킹 산화막의 두께를 동일하게 하였다. 각 셀 사이의 간격이 감소함에 따라 발생하는 소자의 전기적 특성을 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 인접한 셀의 상태에 따라 발생하는 간섭 효과를 확인하기 위해 word line (WL)과 bit line (BL) 방향에 있는 주변 셀의 프로그램 상태에 따른 선택한 셀의 문턱전압이 변화 정도를 관찰하였다. 시뮬레이션 결과는 셀 사이의 간섭효과가 WL 방향에 의한 간섭 현상보다 BL 방향에 의한 간섭 현상보다 크다. 시뮬레이션한 전류-전압 특성 결과는 CTF 플래시 메모리 소자가 비례 축소할 때 인접하는 셀 사이에 간격이 15 nm 이하로 줄어들 경우에 간섭 현상이 급격히 증가하였다.

• Proceedings of the KIEE Conference
• /
• 1999.11d
• /
• pp.921-923
• /
• 1999

비휘발성 메모리의 고집적화와 적응학습형 뉴럴 소자의 실현을 위하여 1-트랜지스터 구조 강유전체 비휘발성 메모리(MFS-FET)를 SOI 기판위에 제작하고 평가하였다. 먼저 SBT($Sr_{0.8}Bi_{2.2}Ta_{2}O_{9}$)를 직접 Si위에 증착하고 C-V를 측정하여 1V의 메모리 윈도우를 얻음으로써 비휘발성 메모리로써의 동작가능성을 확인하였다. 또한 다양하게 게이트의 W/L 비를 바꾸어서 MFS-FET를 제작하여 다양한 드레인 전압-드레인 전류 특성을 얻었고 실제로 쓰기와 읽기 동작을 수행하여 MFS-FET가 비휘발성 메모리로써 제대로 동작하고 있음을 확인하였다.