• Title/Summary/Keyword: 전력 소모량

Search Result 478, Processing Time 0.028 seconds

Analysis of Viterbi Algorithm for Low-power Wireless Sensor Network (저전력 무선 센서네트워크를 위한 비터비 알고리즘의 적용 및 분석)

  • Park, Woo-Jun;Kim, Keon-Wook
    • Journal of the Institute of Electronics Engineers of Korea TC
    • /
    • v.44 no.6 s.360
    • /
    • pp.1-8
    • /
    • 2007
  • In wireless sensor network which uses limited battery, power consumption is very important factor for the survivality of the system. By using low-power communication to reduce power consumption, error rate is increased in typical conditions. This paper analyzes power consumption of specific error control coding (ECC) implementations. With identical link quality, ECC provides coding gain which save the power for transmission at the cost of computing power. In sensor node, transmit power is higher than computing power of Micro Controller Unit (MCU). In this paper, Viterbi algerian is applied to the low-transmit-power sensor networks in terms of network power consumption. Practically, Viterbi algorithm presents 20% of reduction of re-transmission in compared with Auto Repeat Request (ARQ) system. Furthermore, it is observed that network power consumption is decreased by almost 18%.

Real-Time Power-Saving Scheduling Based on Genetic Algorithms in Multi-core Hybrid Memory Environments (멀티코어 이기종메모리 환경에서의 유전 알고리즘 기반 실시간 전력 절감 스케줄링)

  • Yoo, Suhyeon;Jo, Yewon;Cho, Kyung-Woon;Bahn, Hyokyung
    • The Journal of the Institute of Internet, Broadcasting and Communication
    • /
    • v.20 no.1
    • /
    • pp.135-140
    • /
    • 2020
  • Recently, due to the rapid diffusion of intelligent systems and IoT technologies, power saving techniques in real-time embedded systems has become important. In this paper, we propose P-GA (Parallel Genetic Algorithm), a scheduling algorithm aims at reducing the power consumption of real-time systems in multi-core hybrid memory environments. P-GA improves the Proportional-Fairness (PF) algorithm devised for multi-core environments by combining the dynamic voltage/frequency scaling of the processor with the nonvolatile memory technologies. Specifically, P-GA applies genetic algorithms for optimizing the voltage and frequency modes of processors and the memory types, thereby minimizing the power consumptions of the task set. Simulation experiments show that the power consumption of P-GA is reduced by 2.85 times compared to the conventional schemes.

Code Refactoring Techniques Based on Energy Bad Smells for Reducing Energy Consumption (Energy Bad Smells 기반 소모전력 절감을 위한 코드 리팩토링 기법)

  • Lee, Jae-Wuk;Kim, Doohwan;Hong, Jang-Eui
    • KIPS Transactions on Software and Data Engineering
    • /
    • v.5 no.5
    • /
    • pp.209-220
    • /
    • 2016
  • While the services of mobile devices like smart phone, tablet, and smart watch have been increased and varied, the software embedded into such devices has been also increased in size and functional complexity. Therefore, increasing operation time of mobile devices for serviceability became an important issue due to the limitation of battery power. Recent studies focus on the software development having efficient behavioral patterns because the energy consumption of mobile devices is caused by software behaviors which control the hardware operations. However, it is often difficult to develop the embedded software with considering energy-efficiency and behavior optimization due to the short development cycle of the mobile services in many cases. Therefore, this paper proposes the refactoring techniques for reducing energy consumption, and enables to fulfill the energy requirements during software development and maintenance. We defined energy bad smells with the code patterns that can excessively consume the energy, and our refactoring techniques are to remove these bad smells. We performed some case studies to verify the usefulness of our refactoring techniques.

Energy-Efficient Fault-Tolerant Scheduling based on Duplicated Executions for Real-Time Tasks on Multicore Processors (멀티코어 프로세서상의 실시간 태스크들을 위한 중복 실행에 기반한 저전력 결함포용 스케줄링)

  • Lee, Kwan-Woo
    • Journal of the Korea Society of Computer and Information
    • /
    • v.19 no.5
    • /
    • pp.1-10
    • /
    • 2014
  • The proposed scheme schedules given real-time tasks so that energy consumption of multicore processors would be minimized while meeting tasks' deadline and tolerating a permanent fault based on the primary-backup task model. Whereas the previous methods minimize the overlapped time of a primary task and its backup task, the proposed scheme maximizes the overlapped time so as to decrease the core speed as much as possible. It is analytically verified that the proposed scheme minimizes the energy consumption. Also, the proposed scheme saves up to 77% energy consumption of the previous method through experimental performance evaluation.

Low-Power Partial Tag using Locality Buffer (지역 버퍼를 활용한 부분 태그 캐시 구조)

  • Kwak, Jong Wook;Jeon, Young Tae
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2009.11a
    • /
    • pp.3-4
    • /
    • 2009
  • 내장형 시스템 시장의 확대는 시스템의 전체 성능 향상뿐만 아니라 전력 소모량을 줄이는 것도 고려하게 만들었다. 특히 시스템 내부적으로 많은 비중을 차지하는 캐시 시스템의 전력 소모량을 줄이는 것은 내장형 시스템 설계의 중요한 주제 가운데 하나로 부각 되었다. 본 논문에서는 태그 압축을 통한 저전력 캐시의 구현을 제안한다. 제안된 기법은 지역성이 높은 내장형 응용 프로그램의 특징을 활용한 것으로, 지역 버퍼와 태그 압축 비트를 활용하는 새로운 형태의 저전력 캐시용 태그 압축 기법이다. 모의실험 결과, 본 논문에서 제안된 기법은 시스템의 전체적인 성능 감소 없이, 기존 모델 대비 최대 27%, 평균 18%의 캐시 에너지 감소를 보였다.

Design of Low-Power Sparse Data Processing Unit for Systolic Array (시스톨릭 어레이를 위한 저전력 희소 데이터 프로세싱 유닛 설계)

  • Park, Judong;Kong, Joonho
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2022.11a
    • /
    • pp.27-29
    • /
    • 2022
  • 최근 인공지능 애플리케이션이 많이 사용되고 이러한 애플리케이션에서 데이터 희소성이 높아지고 있어 이러한 희소 데이터를 효율적으로 처리하기 위한 하드웨어 구조들이 많이 소개되고 있다. 본 논문에서는 희소 데이터 처리 시 전력 소모량을 낮출 수 있는 새로운 하드웨어 구조를 제안한다. 일반적인 인공지능 하드웨어에서 많이 사용되는 시스톨릭 어레이 구조를 기반으로 하며, 제안된 저전력 PE 가 희소 데이터 처리시 희소하지 않은 데이터 처리 시보다 최대 2 배의 전력 소모량을 줄일 수 있는 것으로 나타났다.

Analysis of power consumption on mobile phones for efficient user interface (효율적인 사용자 인터페이스 설계를 위한 휴대폰 전력 분석)

  • Choi, Hong-Jun;Son, Dong-Oh;Kim, Cheol-Hong
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2010.06b
    • /
    • pp.308-312
    • /
    • 2010
  • 휴대폰 시장은 전세계 보급률이 2007년에 75%정도를 차지할 만큼 거대하다. 이러한 휴대폰 시장은 개발도상국에서의 규모 확대와 선진국의 Second Phone 경향의 증가로 인해 지속적으로 확대되고 있다. 이제 휴대폰은 더 이상 단순한 전화기를 벗어나 통합멀티미디어화 되어가는 추세이다. 휴대폰이 통합멀티미디어 제품으로 변모함에 따라 다양한 기능을 탑재한 차세대 제품을 설계해야 하는 연구자들은 여러 요인들을 고려해야 하는데 그 중에서도 가장 중요한 요인이 바로 사용자 인터페이스와 배터리 수명이다. 휴대폰의 통합멀티미디어화는 다양한 기능과 편리한 인터페이스를 제공하지만 이로 인해, 배터리 수명은 줄어들었다. 전력소모가 많은 휴대폰의 기능을 제한하는 방안을 사용한다면 배터리 수명은 증가하겠으나, 이는 높아져 가는 소비자의 요구를 만족 시킬 수 없다. 그러므로 본 논문에서는 이와 같은 문제를 해결하기 위해서 음향적 기능과 촉각적 기능을 사용하였을 때 소모되는 전력 패턴을 분석하고자 한다. 본 논문의 실험은 벨소리(음향적 기능)의 박자별 전력 소모량과 진동(촉각적 기능)의 주기에 따른 전력 소모량, 그리고 진동벨(음향적 기능 + 촉각적 기능)은 벨소리를 포함한 진동의 길이와 주기에 따른 전력량을 측정하였다. 본 논문에서는 전력을 측정하기 위하여 인스펙터를 사용하였고 측정 휴대폰은 삼성전자의 SCH-W550 모델을 이용해서 실험을 하였다. 실험결과, 본 논문에서 실험한 세 가지 방법 중에서 진동벨을 이용할 경우 사용자 인터페이스 설계에 보다 효과적임을 확인할 수 있다.

  • PDF

A Study of saving Energy by the Message Length on the TinyOS (TinyOS 메시지 길이에 따른 에너지 절약 연구)

  • Kim Young-Sung;Kim Young-Hwan;Suk Jung-Bong
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.06d
    • /
    • pp.343-345
    • /
    • 2006
  • 본 연구는 센서 네트워크용 운영체제인 TinyOS의 메시지 길이를 효율적으로 관리하여 저전 손실을 줄인 센서 네트워크의 연구이다. 센서 네트워크에서 가장 큰 전력 손실을 가져오는 부분은 RF통신 부분이라 할 수 있다. 메시지의 길이에 따라 길이가 길면 더욱더 통신 시간이 길어지므로 전력 손실은 커질 것이다. 이와 같은 토픽에 따라 메시지의 길이를 줄여 줌으로써 RF통신에 이용되는 전력을 줄여 보고자 하는 것이다. 사용된 시뮬레이터는 TinyOS에서 자체 제공 되는 TOSSIM을 이용 하였으며 MCU가 데이터를 처리하는데 소모되는 전력과 RF 통신에 따라 소모되는 전력을 나타내었다. 시뮬레이션을 통해 메시지의 길이가 줄어들면 전력 소모가 줄어드는 것을 확인 할 수 있었다. 더 나아가 거리간의 차이에 의한 전력 소모량도 연구 되어야 할 것이다.

  • PDF

C Coding guideline to improve energy efficiency of loop code (Loop 코드의 전력 효율성 향상을 위한 C 코딩 가이드라인)

  • Lee, Jae-Wuk;Kim, Soon-Kyeom;Hong, Jang-Eui
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.10a
    • /
    • pp.940-942
    • /
    • 2015
  • 최근 스마트폰 및 태블릿 PC와 같은 다양한 모바일 기기의 사용이 증가하고 있다. 이러한 기기들은 배터리 사용으로 인해 전력공급이 제한되어, 소모전력 효율 향상이 요구된다. 이에 따라 최근에는 소프트웨어에 의한 소모전력의 효율성을 향상시키기 위한 연구들이 진행되고 있다. 그러나 소프트웨어의 코드 구조의 분석을 통해 전력 효율성을 향상시키기 위한 연구는 미비하다. 따라서 본 논문에서는 코드 구조의 변경에 따른 소모 전력 효율성을 분석하여, 소프트웨어 개발이나 유지 보수 단계에서 전력 소모량을 감소시킬 수 있는 가이드라인을 제시하고자 한다.

Prediction of electricity consumption in A hotel using ensemble learning with temperature (앙상블 학습과 온도 변수를 이용한 A 호텔의 전력소모량 예측)

  • Kim, Jaehwi;Kim, Jaehee
    • The Korean Journal of Applied Statistics
    • /
    • v.32 no.2
    • /
    • pp.319-330
    • /
    • 2019
  • Forecasting the electricity consumption through analyzing the past electricity consumption a advantageous for energy planing and policy. Machine learning is widely used as a method to predict electricity consumption. Among them, ensemble learning is a method to avoid the overfitting of models and reduce variance to improve prediction accuracy. However, ensemble learning applied to daily data shows the disadvantages of predicting a center value without showing a peak due to the characteristics of ensemble learning. In this study, we overcome the shortcomings of ensemble learning by considering the temperature trend. We compare nine models and propose a model using random forest with the linear trend of temperature.