• Proceedings of the Korea Information Processing Society Conference
• /
• 한국정보처리학회 2014년도 추계학술발표대회
• /
• pp.707-710
• /
• 2014

최근 지능형 전력망을 통한 전기요금의 실시간 측정이 가능해지면서 시간별 전력 사용량 및 이에 해당하는 비용 산출이 가능하게 되었다. 이에 따라 전기 요금 절감을 위해서는 매 시간 전력 소모를 체크하고 제한 전력 이상을 사용하지 않아야 한다. 본 논문은 지능형 전력망 사용 빌딩에 유전알고리즘을 이용하여 전력을 효율적으로 제어할 수 있는 알고리즘을 제안한다. 각 시간대별 전력 소모량을 계산하여 제한 전력을 넘는 사용량은 다른 시간대로 분산하고 사용하지 못한 전력은 나머지 연산을 통하여 전력 소모량이 최소인 시간대에 분포시키는 나머지 연산을 적용하였다. 또한 실제 전기 사용량 데이터를 기반으로 제안기법이 시간대별 전력소모량의 편차를 해소하고, 기존 전력 사용 패턴에 비해 전력요금의 절감에 기여할 수 있음을 확인 하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 한국정보과학회 2006년도 가을 학술발표논문집 Vol.33 No.2 (A)
• /
• pp.381-384
• /
• 2006

휴대폰, PMP, PDA와 같은 모바일 기기의 사용은 일상이 되었고 최근 이러한 기기들 간의 컨버전스화가 활발히 진행 중이다. 일반적으로 모바일 기기는 제한적인 배터리를 장착하고 있기 때문에 저전력성은 매우 중요한 기능 중의 하나로 간주되고 있다. 본 논문에서는 모바일 기기에 사용할 수 있는 다양한 스토리지 환경에서 대해서 논하고, 동영상 재생 시에 각 장치에서 소모전력을 측정하고 그 패턴을 분석한다. NAND 플래시를 이용할 경우에 Idle 상태에 비해서 33%이상의 추가 전력소모가 발생하였으며, HDD, WLAN을 이용한 NFS기반의 네트워크 스토리지, 그리고 본 연구를 통해 처음 구현된 모바일 기기용 객체기반 IP 스토리지의 경우 NAND 플래시에 비해서 약 3배 이상의 높은 전력이 소모됨을 볼 수 있었다.

• Journal of Korea Society of Industrial Information Systems
• /
• 제25권2호
• /
• pp.49-56
• /
• 2020

We investigate the transmit power control algorithm for multi-access points environment. Each terminal may transmit a signal to one of these access points. Each access point may receive a signal from desired terminals as well as interference from neighbor terminals. In this paper, a transmit power control algorithm is developed such that the total transmit power is minimized, while each terminal meets the target signal to interference ratio (SIR) requirement. In particular, the effect of increasing the number of access-points on the total transmit power consumption is analyzed. Based on this analysis, we propose a convergence guaranteed power control algorithm. We prove that the proposed iterative algorithm always converges to the target SIR. In addition, we show that the proposed algorithm optimizes the transmit power level. Simulation results show that the proposed algorithm guarantees convergence regardless of the number of access points. We also observed that increasing the number of access points reduces the total transmit power consumption.

• The KIPS Transactions:PartD
• /
• 제16D권6호
• /
• pp.871-880
• /
• 2009

Along with the complexity and size growth of embedded software, it is critical to meet the nonfunctional requirements such as power consumption as well as functional requirements such as correctness. This paper, apart from the existing studies of source code-based power analysis, proposes an approach of model-based power analysis using UML 2.0. Specially, we focus on the development of energy library to analyze the power consumption of embedded software. Our energy library supports model-based power analysis, and also supports the easy adaption for the change of embedded application.

• Proceedings of the Korea Information Processing Society Conference
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.469-472
• /
• 2008

임베디드 시스템에서는 기능적 요구사항 뿐만 아니라 전력량, 응답시간, 견고성 등의 여러 가지 비기능적 요구사항들도 중요하다. 그중에서 전력량에 대한 비기능적 요구사항은 휴대형 임베디드 시스템의 운영에 있어서 핵심적인 요소이다. 임베디드 소프트웨어의 복잡도 및 크기 증가로 전력 소모량이 증가하고 있는 추세이며, 그로인해 소프트웨어 기반의 저전력 소모를 위한 임베디드 시스템 개발 기술이 활발히 연구되고 있다. 본 논문에서는 임베디드 소프트웨어 개발의 선행단계에 설계모델 기반으로 소프트웨어 전력소모량을 예측하기 위하여 요구되는 에너지 라이브러리를 구축한다.

• Journal of IKEEE
• /
• 제12권4호
• /
• pp.211-216
• /
• 2008

This paper proposes an 8${\times}$8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ${\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the Korean Information Science Society Conference
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (D)
• /
• pp.267-272
• /
• 2007

최근 인터넷의 발달과 더불어, 멀티미디어 네트워크 서비스가 크게 활성화됨에 따라서 해당 정보를 저장하는 저장 장치의 크기가 기하급수적으로 늘고 있으며, 서버에서의 전력 소모 문제가 큰 이슈로 대두되었다. 서버 구성 요소 중에 디스크와 같은 저장장치가 전력 소모에 큰 부분을 차지하고 있으며, 이를 감소시키기 위해 디스크는 여러 모드를 지원하며, 그 중 저전력 모드에서 소비되는 전력이 다른 모드에 비해서 훨씬 적다. 본 논문에서는 클러스터 비디오 서버에서 최대한 많은 디스크를 저전력 모드로 동작하게 하는 캐슁(caching) 기법을 제안한다. 제안하는 기법은 클러스터 별로 캐쉬를 할당하여, 할당된 캐쉬 크기에 따라서 각 클러스터에서 소모되는 디스크 이용률과 전력을 분석한다. 이에 기반하여, 전체 클러스터에서 소모되는 전력을 최소화하는 새로운 캐슁 알고리즘을 제안하며 시뮬레이션을 통해 해당 기법의 효용성을 분석한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• 제41권2호
• /
• pp.47-54
• /
• 2004

Up to the present, there have been many works to analyze interconnects on timing aspects, while less works have been done on power aspects. As resistance of interconnects and rise time of signals increase, power consumption associated with interconnects is ever-increasing. In case of clock trees, particularly power consumption associated with interconnects is over 30％ of total power consumption. Hence, an efficient method to compute power consumption of interconnects is necessary and in this paper we propose a simple yet accurate method to estimate dynamic power consumption of interconnects. We propose a new reduced-order model to estimate power consumption of large interconnects. Through the proposed model which is directly derived from total capacitance and resistance of interconnects, we show that the dynamic power consumption of whole interconnects can be approximated, and propose an analytical method to compute the power consumption. The results applying the proposed method to various RC networks show that average relative error is 1.86％ and maximum relative error is 9.82％ in comparison with HSPICE results.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 한국방송공학회 2004년도 정기총회 및 학술대회
• /
• pp.129-133
• /
• 2004

이 연구는 DVB-H 수신기의 전력소모를 줄이기 위한 새로운 동기방법을 제안하였다. DVB-H 시스템에서는 수신기의 전력소모글 줄이기 위하여 Time-Slicing 방법을 사용하는데 버스트 주기가 작을수록 수신기의 유효동작시간 이 줄어들게 되어 전력소모가 감소된다. 수신기의 유효동작시간에는 버스트를 동기화하기 위한 시간이 포함되므로 이 동기화시간을 줄이면 DVB-H 수신기의 전력소모를 줄일 수 있다. 제안방식은 한 프레임(68개 OFDM 심볼) 또는 연속된 5개의 OFDM 심볼을 이용하는 기존방식과 달리 이전 수신버스트의 OFDM 심볼 네 개 또는 송신기의 OFDM 심볼 네 개와 현재 수신되는 심볼 1개를 사용하기 때문에 동기시간을 1/68 또는 1/5 까지 줄일 수 있다. 제안방식의 강건성을 분석하기 위하여 다양한 이동수신 채널환경에서 최소보호비를 구하여 기존 방식과 비교 분석하였다.

• The KIPS Transactions:PartA
• /
• 제14A권3호
• /
• pp.147-150
• /
• 2007

This paper describes a new low-swing inverter for low power consumption. To reduce a power consumption, an output voltage swing is in the range from 0 to VDD-2VTH. This can be done by the inverter structure that allow a full swing or a swing on its input terminal without leakage current. Using this low-swing voltage technology, we proposed a low-power 16$\times$16 bit parallel multiplier. The proposed circuits are designed with Samsung 0.35$\mu$m standard CMOS process at a 3.3V supply voltage. The validity and effectiveness are verified through the HSPICE simulation.. Compared to the previous works, this circuit can reduce the power consumption rate of 17.3% and the power-delay product of 16.5%.