• 대한전자공학회논문지
• /
• 제18권3호
• /
• pp.42-51
• /
• 1981

결정방위 (100)인 단결정 P형 실리콘 기판으로 N+PP+ 태양전지를 제작하였다. 뒷면의 P+층의 형성은 940℃에서 60분간 boron nitride를 사용하는 첫번째 boron predeposition과 boron glass를 제거하지 않고 1145℃에서 3시간 동안 행하는 두번째 predeposition으로 이루어지며 boron 확산층의 어닐링은 1100℃에서 40분간 하였다. 앞면의 N+ 층의 형성은 900℃에서 7∼15분동안 POCI3 source를 사용하는 Phosphorus Predeposition으로 이루어지며 어닐링은 800℃에서 1시간 동안 dryO2분위기로 하였다 금속전극층의 형성은 Ti, Pd, Ag의 순으로 앞, 뒷면에 이들 금속들을 질공증착한 후 사진식각을 함으로써 이루어지며 이에 다시 전기도금을 하여 전체 전극층의 두께를 3∼4μm정도로 증가시켰다. 표면 광반사를 줄이기 위해 앞면에 400℃에서 silicon nitride를 입혔으며 마지막으로 550℃에서 10분간 alloy를 함으로써 금속전극의 신뢰도를 높혔다. 그 결과 제작된 면적 3.36㎠의 N+PP+ 전지들은 100mW/㎠의 인공조명하에서 단락전류 103mA, 개방전압 0.59V ,충실도 0.8을 보였다. 따라서 실제 전면적(수광면적)효율이 14.4%(16.2%)가 되어 BSF가 없는 N+P 전지의 11%전면적 변환효율에서 약3.5%의 효율이 개선되었다.

• 대한기계학회논문집B
• /
• 제34권5호
• /
• pp.481-489
• /
• 2010

수직관내 발달 유동의 층류혼합대류에 관한 본 연구는 Re 1,000에서 3,000, $Gr_H\;10^5$에서 $10^8$, Pr 2,000 에서 7,000 그리고 종횡비 1부터 7에 대한 범위에 대해서 수행되었다. 유사성(Analogy)의 원리를 이용하여 수직관내 발달 유동의 층류혼합대류 열전달계를 물질전달계로 모사하였다. 물질전달계로써 Nu 수는 기존의 문헌들의 그것들보다 상당히 큰 값이었는데, 이는 본 실험의 높은 Pr 수 때문이다. 본 연구에서의 종횡비는 완전발달 할 만큼 크지 않았기 때문에, 실험 결과는 긴 수직관내 혼합대류 유동보단 평행평판에서의 혼합대류 유동과 유사하였다. 본 연구의 결론으로서 낮은 종횡비와 $Gr_H$ 수를 갖는 수직관내 발달 유동의 층류혼합대류 유동은 수직 평판에서의 층류혼합대류 유동과 유사한 거동을 보인다는 것이다. 그리고 종횡비와 $Gr_H$ 수가 증가할 때 유체의 거동은 수직관내 완전발달 유동과 유사한 현상을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.189-190
• /
• 2011

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance (RC) delay나 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 SiO2와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 SiO2 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200 도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 SiO2와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장 했다. 이는 V의 oxide formation nergyrk Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, V+5 이온 반경이 Mn+2 이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.256-256
• /
• 2012

Cu가 기존 배선물질인 Al을 대체함에 따라 resistance-capacitance delay와 electromigration (EM) 등의 문제들이 어느 정도 해결되었다. 그러나 지속적인 배선 폭의 감소로 배선의 저항 증가, EM 현상 강화 그리고 stability 악화 등의 문제가 지속적으로 야기되고 있다. 이를 해결하기 위한 방법으로 Cu alloy seed layer를 이용한 barrier 자가형성 공정에 대한 연구를 진행하였다. 이 공정은 Cu 합금을 seed layer로 사용하여 도금을 한 후 열처리를 통해 $SiO_2$와의 계면에서 barrier를 자가 형성시키는 공정이다. 이 공정은 매우 균일하고 얇은 barrier를 형성할 수 있고 별도의 barrier와 glue layer를 형성하지 않아 seed layer를 위한 공간을 추가로 확보할 수 있는 장점을 가지고 있다. 또한, via bottom에 barrier가 형성되지 않아 배선 전체 저항을 급격히 낮출 수 있다. 합금 물질로는 초기 Al이나 Mg에 대한 연구가 진행되었으나, 낮은 oxide formation energy로 인해 SiO2에 과도한 손상을 주는 문제점이 제기되었다. 최근 Mn을 합금 물질로 사용한 안정적인 barrier 형성 공정이 보고 되고 있다. 하지만, barrier 형성을 하기 위해 300도 이상의 열처리 온도가 필요하고 열처리 시간 또한 긴 단점이 있다. 본 실험에서는 co-sputtering system을 사용하여 Cu-V 합금을 형성하였고, barrier를 자가 형성을 위해 300도에서 500도까지 열처리 온도를 변화시키며 1시간 동안 열처리를 실시하였다. Cu-V 공정 조건 확립을 위해 AFM, XRD, 4-point probe system을 이용하여 표면 거칠기, 결정성과 비저항을 평가하였다. Cu-V 박막 내 V의 함량은 V target의 plasma power density를 변화시켜 조절 하였으며 XPS를 통해 분석하였다. 열처리 후 시편의 단면을 TEM으로 분석하여 Cu-V 박막과 $SiO_2$ 사이에 interlayer가 형성된 것을 확인 하였으며 EDS를 이용한 element mapping을 통해 Cu-V 내 V의 거동과 interlayer의 성분을 확인하였다. PVD Cu-V 박막은 기판 온도에 큰 영향을 받았고, 200도 이상에서는 Cu의 높은 표면에너지에 의한 agglomeration 현상으로 거친 표면을 가지는 박막이 형성되었다. 7.61 at.%의 V함량을 가지는 Cu-V 박막을 300도에서 1시간 열처리 한 결과 4.5 nm의 V based oxide interlayer가 형성된 것을 확인하였다. 열처리에 의해 Cu-V 박막 내 V은 $SiO_2$와의 계면과 박막 표면으로 확산하며 oxide를 형성했으며 Cu-V 박막 내 V 함량은 줄어들었다. 300, 400, 500도에서 열처리 한 결과 동일 조성과 열처리 온도에서 Cu-Mn에 의해 형성된 interlayer의 두께 보다 두껍게 성장했다. 이는 V의 oxide formation energy가 Mn 보다 작으므로 SiO2와의 계면에서 산화막 형성이 쉽기 때문으로 판단된다. 또한, $V^{+5}$이온 반경이 $Mn^{+2}$이온 반경보다 작아 oxide 내부에서 확산이 용이하며 oxide 박막 내에 여기되는 전기장이 더 큰 산화수를 가지는 V의 경우 더 크기 때문으로 판단된다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.102-102
• /
• 2018

Electronic industry had required the finer size and the higher performance of the device. Therefore, 3-D die stacking technology such as TSV (through silicon via) and micro-bump had been used. Moreover, by the development of the 3-D die stacking technology, 3-D structure such as chip to chip (c2c) and chip to wafer (c2w) had become practicable. These technologies led to the appearance of HBM (high bandwidth memory). HBM was type of the memory, which is composed of several stacked layers of the memory chips. Each memory chips were connected by TSV and micro-bump. Thus, HBM had lower RC delay and higher performance of data processing than the conventional memory. Moreover, due to the development of the IT industry such as, AI (artificial intelligence), IOT (internet of things), and VR (virtual reality), the lower pitch size and the higher density were required to micro-electronics. Particularly, to obtain the fine pitch, some of the method such as copper pillar, nickel diffusion barrier, and tin-silver or tin-silver-copper based bump had been utillized. TCB (thermal compression bonding) and reflow process (thermal aging) were conventional method to bond between tin-silver or tin-silver-copper caps in the temperature range of 200 to 300 degrees. However, because of tin overflow which caused by higher operating temperature than melting point of Tin ($232^{\circ}C$), there would be the danger of bump bridge failure in fine-pitch bonding. Furthermore, regulating the phase of IMC (intermetallic compound) which was located between nickel diffusion barrier and bump, had a lot of problems. For example, an excess of kirkendall void which provides site of brittle fracture occurs at IMC layer after reflow process. The essential solution to reduce the difficulty of bump bonding process is copper to copper direct bonding below $300^{\circ}C$. In this study, in order to improve the problem of bump bonding process, copper to copper direct bonding was performed below $300^{\circ}C$. The driving force of bonding was the self-annealing properties of electrodeposited Cu with high defect density. The self-annealing property originated in high defect density and non-equilibrium grain boundaries at the triple junction. The electrodeposited Cu at high current density and low bath temperature was fabricated by electroplating on copper deposited silicon wafer. The copper-copper bonding experiments was conducted using thermal pressing machine. The condition of investigation such as thermal parameter and pressure parameter were varied to acquire proper bonded specimens. The bonded interface was characterized by SEM (scanning electron microscope) and OM (optical microscope). The density of grain boundary and defects were examined by TEM (transmission electron microscopy).

• 한국자기학회지
• /
• 제25권4호
• /
• pp.129-137
• /
• 2015

Cu(반경 $r_a$ = $95{\mu}m$)/$Ni_{80}Fe_{20}$(외경 $r_b$ = $120{\mu}m$)의 코어/쉘 복합 와이어를 전기도금방법으로 제작하였다. 제작 된 복합 와이어에 대해 원통 좌표계에서 임피던스 텐서의 두 대각 성분 $Z_{{\theta}{\theta}}$와 $Z_{zz}$를 10 kHz~10 MHz 범위의 주파수(f)와 0 Oe~200 Oe 범위의 외부 정지 자기장의 함수로 측정하였다. Maxwell 방정식으로부터 코어/쉘 복합 와이어의 두 대각 임피던스 $Z_{{\theta}{\theta}}$와 $Z_{zz}$를 각각 복소 투자율 텐서의 두 대각 성분 ${\mu}^*_{zz}$와 ${\mu}^*_{{\theta}{\theta}}$로 표현하는 식을 유도하였다. 유도된 식을 이용하여 측정된 $Z_{{\theta}{\theta}}$(f)와 $Z_{zz}$(f) 스펙트럼으로부터 ${\mu}^*_{zz}$(f)와 ${\mu}^*_{{\theta}{\theta}}$(f) 스펙트럼을 각각 뽑아낼 수 있었다. 뽑아낸 두 대각 투자율 스펙트럼을 자벽이동과 자화회전의 완화과정으로 해석하면 Cu/NiFe 코어/쉘 복합 와이어의 동적 자화과정을 규명하는 유용한 도구가 될 수 있다는 것을 제시하였다.

• 마이크로전자및패키징학회지
• /
• 제6권4호
• /
• pp.1-7
• /
• 1999

MCM-D 기판에 수동소자를 내장시키는 공정을 개발하였다. MCM-D 기판은 Cu/감광성 BCB를 각각 금속배선 및 절연막 재료로 사용하였고, 금속배선은 Ti/cu를 각각 1000$\AA$/3000$\AA$으로 스퍼터한 후 fountain 방식으로 전기 도금하여 3 um Cu를 형성하였으며, BCB 층에 신뢰성있는 비아형성을 위하여 BCB의 공정특성과 $C_2F_6$를 사용한 플라즈마 cleaning영향을 AES로 분석하였다. 이 실험에서 제작한 MCM-D 기판은 절연막과 금속배선 층이 각각 5개, 4개 층으로 구성되는데 저항은 2번째 절연막 위에 thermal evaporator 방식으로 NiCr을 600$\AA$증착하여 시트저항이 21 $\Omega$/sq가 되게 형성하였고. 인덕터는 coplanar 구조로 3, 4번째 금속배선층에 형성하였으며, 커패시터는 절연막으로 PECVD $Si_3N_4$를 900$\AA$증착한 후 1, 2번째 금속배선층에 형성하여 88nF/$\textrm {cm}^2$의 커패시턴스를 얻었다. 이 공정은 PECVD $Si_3N_4$와 thermal evaporation NiCr 공정을 이용함으로써 기존의 반도체 공정을 이용하여 MCM-D 기판에 수동소자를 안정적으로 내장시킬 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제23권3호
• /
• pp.63-67
• /
• 2016

본 논문에서는 폴리머 기반의 유연 기판 위 적층 된 다양한 필름의 굽힘 탄성계수의 간접 측정법을 소개한다. 패키징 기판의 다양한 적층 재료들의 탄성계수는 기계적으로 신뢰성 있는 전자기기 개발에 결정적이지만, 기판과 매우 견고히 접합하고 있는 적층 필름을 온전히 떼어 내어 자유지지형(free-standing) 시편을 만들기 어렵기 때문에 그 측정이 쉽지 않다. 이를 해결하기 위해 본 연구에서는 필름-기판의 복합체 시편에 대한 3점 굽힘을 진행하였고 시편 단면에 면적 변환법(area transformation rule)을 적용한 응력 해석을 수행하였다. 탄성계수를 알고 있는 기판에 대하여, 굽힘 시험으로 얻은 다층 시편의 강성으로부터 필름과 기판의 탄성계수 비를 계산하였으며, 전기 도금 구리 시편을 이용하여 양면 적층, 단면 적층의 두 가지 해석 모델이 실험 평가되었다. 또한 주요 절연체 적층 재료인 prepreg (PPG)와 dry film solder resist (DF SR)의 굽힘 탄성계수가 양면 적층 시편 형태로 측정 되었다. 결과로써 구리 110.3 GPa, PPG 22.3 GPa, DF SR 5.0 GPa이 낮은 측정 편차로 측정 됨으로써 본 측정법의 정밀도와 범용성을 검증하였다.

• 에너지공학
• /
• 제24권1호
• /
• pp.97-103
• /
• 2015

파이프의 길이(Length)와 직경(Diameter), 거칠기(Roughness)에 변화를 주면서 수직 원형관내 자연대류 열전달을 측정하였다. 고부력 조건에 대한 높은 Rayleigh수를 구현하기 위하여 상사성에 기초한 물질전달실험을 수행하였다. Pr수는 2,014였다. 수직 원형관의 길이(L)는 0.1m, 0.3m, 0.5m였으며 이는 Gr수 $4.2{\times}10^7$, $1.1{\times}10^9$, $5.5{\times}10^9$에 해당한다. 각 수직 원형관에 대하여 직경(D)을 0.005m, 0.01m, 0.03m로 변화시키면서 열전달을 측정하였다. 실험결과 모든 직경(D)에 대해서 높이(L) 0.1m에서의 열전달 계수는 Le Fevre의 수직평판에 대한 층류 자연대류상관식과 일치하였다. 동일한 직경(D)에 대해서 길이(L)가 감소할수록 열전달이 증가하였다. 그리고 동일한 길이(L)에 대하여 직경(D)이 증가하였을 때는 열전달이 감소하였다. 파이프 내부 표면에 거칠기를 주어 일반 수직원형관과 열전달을 비교하였을 때, 층류영역에서는 열전달의 차이가 있었으나, 천이영역에서는 열전달 차이가 없었다.

• 한국수자원학회논문집
• /
• 제40권6호
• /
• pp.485-494
• /
• 2007

본 연구는 자연형 하천 설계시 하천의 친환경적 설계를 고려하고자 전과정평가(Life-Cycle-Assessment, 이하 LCA)에 의해 하천호안에 사용되는 공법과 그 공법에 사용되는 재료의 환경성을 평가하였다. 자연형 하천에 적용되는 에너지 및 기초자재의 환경성을 검토한 결과 단위중량당 가솔린, 디젤, 시멘트, 원주목 순으로 환경영향이 발생하는 것으로 나타났고, 단위면적에 적용된 호안공법의 환경성을 비교한 결과 돌망태공법, 옹벽공법, 방틀공법 순으로 환경부하가 큰 것으로 분석되었다. 또한 돌망태공법의 전기아연도금철선의 소재를 개선하였을 경우 저감되는 환경영향을 분석하였다. 본 연구에 적용된 대상유역은 섬진강의 지류인 지방하천인 경천의 하천정비구역 $0.3km^2$로 선정하였으며, 인공시설물 예상 수명 30년을 기준으로 연구를 수행하였다. 시범유역의 호안공법의 환경성을 평가한 결과 돌망태를 적용한 공법이 환경부하가 가장 크게 나타났으며, 이후 레미콘을 사용한 공법 순으로 분석되었다. 자연형 하천 설계시 적용되는 호안공법의 선정시 본 연구의 결과를 이용할 수 있을 것으로 판단되며 이에 따라 환경친화적 자연형 하천 설계에 이바지 할 것으로 기대된다.