• Title/Summary/Keyword: 저 에너지

Search Result 1,690, Processing Time 0.032 seconds

Energy Measurement and Characterization of Memory Devices for Low-Power (저 전력을 위한 메모리 장치의 에너지 소모 특성 분석)

  • 이형규;장래혁;신현식
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10c
    • /
    • pp.58-60
    • /
    • 2001
  • 제한된 전력 원을 사용하는 휴대용기기의 대중화에 따라 제한된 전력 원을 보다 효율적으로 사용할 수 있게 하는 저 전력에 대한 연구가 활발히 진행 중에 있다. 특히 휴대용 기기의 성능이 더욱더 고성능화 됨에 따라 휴대용 기기에도 SRAM, DRAM, SDRAM등의 각종 메모리 시스템이 사용되기 시작하였다. 또한 이러한 메모리 시스템은 전체 시스템에 있어서 주요한 전력소모 요인이 되었다 따라서 본 논문에서는 이러한 메모리 장치에 대한 전력 소모 특성을 분석 수행하였으며 분석 수행 방법에 있어서 기존의 방법과는 다르게 Address, Data, 제어신호등에 따른 에너지 소모 특성을 분석함으로서 기존의 연구와는 다르게 H/W차원뿐 아니라 더 상위레벨의 S/W차원가지의 에너지 소모 절감 기법 개발을 위한 흑은 저 전력 S/W 제작을 위한 자료로서 사용될 수 있는 기초 자료를 제공하였다.

  • PDF

Room temperature deposition of SiN at low radio frequency source power, $SiH_4-N_2$ plasma using pulsed-PECVD (Pulsed-PECVD를 이용한 SiN 박막의 저 소스전력 $SiH_4-N_2$ 플라즈마에서의 상온 증착)

  • Lee, Su-Jin;Kim, Byung-Whan;Uh, Hyung-Soo
    • Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
    • /
    • 2010.06a
    • /
    • pp.309-309
    • /
    • 2010
  • Silicon Nitride(SiN) 박막을 펄스드 플라즈마 응용화학기상법을 이용하여 저 소스전력의 $SiH_4-N_2$ 플라즈마에서 증착하였다. Duty ratio의 변화에 따른 이온에너지와 굴절률의 변화를 고찰하였다. 저이온에너지는 증착률과 강한 상관성을 보였다. 이온에너지 변수의 증착률에의 영향은 신경망 모델을 이용하여 고찰하였다.

  • PDF

Design of Low-Energy Consumption Event-based DIY Surveillance Camera System (이벤트 감지 기반의 저에너지 DIY 감시카메라 설계)

  • Kang, Chul-Ho;Yi, Kang
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.04a
    • /
    • pp.64-66
    • /
    • 2015
  • 본 논문에서는 감시카메라의 에너지 효율성과 영상 감시의 효율성을 높이기 위해서 이벤트 기반으로 작동하는 저에너지 DIY (Do-It-Yourself)감시 카메라 시스템을 제안한다. 본 논문에서 제안하는 감시 카메라는 이벤트 감지 모드에서는 저전력 경량압축 모드로 작동하다가 움직임이 검출된 경우에만 고압축/고해상도 모드로 자동 전환되어 이벤트 발생시점 이후뿐만 아니라 이벤트 발생 3초 전의 영상까지 압축하여 무선으로 서버로 전송한다. 또한, 서버에 저장된 영상은 사후에 추출할 수 있을 뿐 아니라 실시간으로 원격 단말로 스트리밍이 가능하여 원격지에서 이벤트 발생을 보고 받고 필요시에 실시간으로 모니터링 할 수 있도록 시스템을 구성하여 실용성을 강화하였다.

Energy Consumption of Low Complexity Bluetooth Mesh Networks Study (저복잡도 블루투스 메쉬 네트워크의 에너지 소모 연구)

  • Woo Hyun Kim;Seung-Kyu Choi;Illsoo Sohn
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2023.11a
    • /
    • pp.156-157
    • /
    • 2023
  • 사물인터넷은 무선 통신 기술의 발달로 스마트 시티, 스마트 홈, 스마트 농장, 스마트 건물, 스마트 공장과 같은 다양한 분야에서 주목을 받고 있다. 특히 무선 통신 기술 중 하나인 블루투스 메쉬는 비동기 동적 스캐닝을 이용하여 저전력 통신을 제공하기 때문에 사물인터넷 분야에서 주목을 받고 있다. 본 논문은 네트워크의 신뢰성을 유지하면서 적은 계산 복잡도로 에너지 효율을 높이는 방법을 제안한다. 이를 통해 대부분의 저전력 무선네트워크 환경에서 효과적인 에너지 최적화를 실현한다.

Application of Enhanced Geothermal Systems for Jeju geothermal power plant (EGS 지열발전시스템을 적용한 제주 지열발전소)

  • Lee, Sang-Don
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2009.06a
    • /
    • pp.573-573
    • /
    • 2009
  • 지열에너지는 지구가 생성될 당시부터 지구 내부에 존재하는 무한한 열에너지로 온실가스 배출이 적으며 태양광이나 풍력 등 다른 신재생 에너지와는 달리 일정한 에너지를 공급할 수 있는 항상성 에너지로 기저부하를 담당할 수 있다. 지열을 이용한 전력 생산은 1904년에 이탈리아 라데렐로에서 처음으로 시작되었으며, 현재까지 화산지대를 중심으로 활발히 이루어지고 있다. 2001년에서 2005년 사이에 전세계 지열발전용량은 약 13% 증가하였으며, 2005년을 기준으로 약 8,933MWe의 지열발전설비가 가동 중이다. 최근 들어 지하 심부까지 시추하여 지열저장소(geothermal reservoir)를 형성하고 이를 통해 지열에너지를 생산하는 새로운 시스템인 EGS(Enhanced Geothermal Systems)가 개발됨에 따라 비화산지대에서도 지열발전소를 건설하려는 움직임이 가속화되고 있다. EGS는 지하 심부의 불투수성 결정질 암반에 존재하는 지열에너지의 경제적인 생산뿐만 아니라 물을 주입하여 생산시키는 순환 방식을 이용하여 지열에너지 획득의 매개 역할을 하는 지열수의 고갈 문제를 해결하였다. 결정질 암반에서의 지열저장소의 형성은 암반 내에 분포하는 불연속면에서 주로 발생하며, 이를 위한 압력 조건은 현지 암반의 응력 분포 특성과 암반 및 불연속면의 물성에 좌우된다. 시추공을 통해 지하 심부의 암반에 수압이 가해지면 물의 주입으로 불연속면의 마찰력이 감소하며, 이로 인해 불연속면에 전단변형이 발생하게 된다. 전단변형은 불연속면을 열린 상태로 유지시켜 지열저장소를 형성하게 된다. 불연속면의 전단 변형시 발생하는 미소 탄성파는 시추공 주변에 설치한 모니터링 장비에서 측정되며, 모니터링 장비에 의해 측정된 미소 탄성파 발생 지점의 클러스터는 지열저장소의 공간적 분포 및 규모를 추정할 수 있는 자료가 된다. 현재 EGS를 이용한 지열발전 프로젝트는 프랑스 슐츠, 스위스 바젤, 호주 하바네로에서 대표적으로 진행 중이다. 슐츠는 현재 1.5MWe의 파일럿 플랜트를 가동 중이며, 하바네로는 파일럿 플랜트 건설 단계를 진행중이다. 스위스 바젤은 지열저장소를 형성시킬 목적으로 수행된 주입시험에서 발생된 문제에 대한 기술의 신뢰성을 확보할 목적으로 잠시 중단된 상태다. 제주도는 신생대에 분출하여 형성된 대표적인 한국의 화산지형으로 지열부존 가능성이 높을 것으로 예상되는 지역이다. 따라서 폐사는 지열에너지 부존 특성을 파악하기 위한 심부 물리 탐사 및 탐사정 시추가 실시될 예정이며 궁극적으로 국내 최초의 상용화된 지열발전소 건설을 목표로 하고 있다.

  • PDF

Energy-aware Instruction Cache Design using Partitioning (분할 기법을 이용한 저전력 명령어 캐쉬 설계)

  • Kim, Jong-Myon;Jung, Jae-Wook;Kim, Cheol-Hong
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.13 no.5
    • /
    • pp.241-251
    • /
    • 2007
  • Energy consumption in the instruction cacheaccounts for a significant portion of the total processor energy consumption. Therefore, reducing energy consumption in the instruction cache is important in designing embedded processors. This paper proposes a method for reducing dynamic energy consumption in the instruction cache by partitioning it to smaller (less energy-consuming) sub-caches. When a request comes into the proposed cache, only one sub-cache is accessed by utilizing the locality of applications. By contrast, the other sub-caches are not accessed, leading todynamic energy reduction. In addition, the proposed cache reduces dynamic energy consumption by eliminating the energy consumed in tag matching. We evaluated the energy efficiency by running cycle accurate simulator, SimpleScalar. with power parameters obtained from CACTI. Simulation results show that the proposed cache reduces dynamic energy consumption by $37%{\sim}60%$ compared to the traditional direct-mapped instruction cache.

국내 신재생에너지정책소개 및 주요이슈

  • Kim, Gang-Won
    • Bulletin of the Korea Photovoltaic Society
    • /
    • v.1 no.2
    • /
    • pp.73-78
    • /
    • 2015
  • 본고에서는 국내 신재생에너지정책 소개와 최근 이슈가 되고 있는 신산업과의 연계성, 저유가 시대에서의 신재생에너지 보급 및 산업여건의 영향 등에 대해 알아본다.

  • PDF

Hybrid Scheme of Data Cache Design for Reducing Energy Consumption in High Performance Embedded Processor (고성능 내장형 프로세서의 에너지 소비 감소를 위한 데이타 캐쉬 통합 설계 방법)

  • Shim, Sung-Hoon;Kim, Cheol-Hong;Jhang, Seong-Tae;Jhon, Chu-Shik
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.33 no.3
    • /
    • pp.166-177
    • /
    • 2006
  • The cache size tends to grow in the embedded processor as technology scales to smaller transistors and lower supply voltages. However, larger cache size demands more energy. Accordingly, the ratio of the cache energy consumption to the total processor energy is growing. Many cache energy schemes have been proposed for reducing the cache energy consumption. However, these previous schemes are concerned with one side for reducing the cache energy consumption, dynamic cache energy only, or static cache energy only. In this paper, we propose a hybrid scheme for reducing dynamic and static cache energy, simultaneously. for this hybrid scheme, we adopt two existing techniques to reduce static cache energy consumption, drowsy cache technique, and to reduce dynamic cache energy consumption, way-prediction technique. Additionally, we propose a early wake-up technique based on program counter to reduce penalty caused by applying drowsy cache technique. We focus on level 1 data cache. The hybrid scheme can reduce static and dynamic cache energy consumption simultaneously, furthermore our early wake-up scheme can reduce extra program execution cycles caused by applying the hybrid scheme.