• 한국전자통신학회논문지
• /
• 제2권3호
• /
• pp.163-167
• /
• 2007

본 논문에서는 전력 소비를 감소시킬 수 있는 클럭게이팅 기법을 제안하여 8bit RISC 마이크로프로세서를 설계하였다. 제안된 설계 방법의 타당성을 검토하기 위해서 저전력을 고려하지 않은 8비트 마이크로프로세서와 클록 게이팅을 이용한 저전력 8비트 마이크로프로세서를 설계하여 소모 전력을 비교하였다. 기존의 마이크로 프로세서와 저전력으로 설계된 마이크로프로세서와의 소모 전력을 비교한 결과 시간에 대하여 비교하였을 경우 동적 소모 전력에 대하여 21.56% 감소를 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제14권2호
• /
• pp.437-444
• /
• 2010

오디오 데이터는 주로 아날로그 방식 또는 간단한 프로토콜을 이용하여 전달되었다. 그러나 디지털 멀티미디어 기기들이 발전함에 따라 하나의 기기 안에 많은 오디오 디바이스들이 집적되었고 이에 따라 연결에 사용되는 개별선들의 개수가 많아져 복잡해졌다. 기존의 $I^2S$, PCM과 같은 오디오 인터페이스는 점대점 방식을 사용하여 디바이스의 연결이 많아질수록 버스 라인의 증가와 전력 소비가 커지게 된다. 본 논문에서는 2선만을 사용한 공통 버스방식의 디지털 오디오 인터페이스를 설계하여 선의 개수를 줄었으며, 또한 전력 소모를 줄일 수 있는 클록 기어라는 방법을 사용하였다. 버스의 전력 소비를 점대점 방식과 비교한 결과 최소 3개 이상의 오디오 디바이스를 사용할 경우 30% 이상의 전력 소모 감소 효과를 갖는다

• 정보와 통신
• /
• 제23권5호
• /
• pp.19-27
• /
• 2006

셀룰러 폰, PDA 등의 사용이 보편화됨에 따라 임베디드 프로세서의 사용이 급격히 증가하고 있다. 유저에게 다양한 서비스를 제공하기 위하여 임베디드 프로세서는 데스크톱이나 노트북 못지않은 고성능을 가져야하는 동시에 이동성을 확보하기 위하여 저 전력을 소비할 수 있도록 개발되어야 한다. 또한, 통신과 컴퓨팅이 통합하는 컨버젼스(convergence)의 요구에 부합하기 위하여 임베디드 프로세서는 듀얼 코어 구조를 가지게 된다. 본 지는 상기 요구들에 부합하기 위한 인텔 임베디디 프로세서들을 소개하고, 멀티미디어 응용 수행 시 요구되는 프로세싱 능력을 수용하는 동시에 저 전력을 소비하게 하는 구체적인 적용 기술들을 살펴본다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
• /
• pp.481-483
• /
• 2003

이동 장비들은 베터리를 전원으로 하고 있으며 이들이 사용하는 무선 통신에 소모되는 전력을 줄이는 것은 베터리의 적은 전력량을 고려해 볼 때 매우 중요하다. 본 논문은 802.11b infrastructure환경에서 저전력 통신 기법을 개발하기 위해 전송 전력이 통신 성능에 미치는 영향을 실험하였다. 실험 결과 사무실 수준의 공간에서는 성능에 영향을 미치지 않으면서 전력을 낮출 수 있고, 이 경우 전송으로 인한 전력 소비에서 18%정도의 전력 절감이 가능하리라는 것을 확인 할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.495-496
• /
• 2007

본 논문에서는 전력선 통신 모뎀에 필수적으로 사용하고 있는 AC 커플러의 대기모드 상태에서의 저전력 AC 커플러 개발에 관한 것으로, 전력선 통신(PLC : Power Line Communication) 모뎀은 디지털 가전기기를 위한 지능형 홈 네트워크 구축은 물론 원격검침 등의 각종 자동화 시스템에 활발하게 적용됨에 따라 저전력 대기모드 지원의 필요성이 요구되고 있다. 이러한 요구를 충족시키기 위해서 본 논문에서는 전력선 통신 모뎀에 필수적으로 사용하고 있는 AC 커플러의 대기모드 상태에서의 저전력 AC 커플러를 위해 1차측 AC 커플러를 송신측과 수신측으로 분리하여 설계하였다. 또한 수신 커플링 회로의 경우 현재 이용되고 있는 커플링 회로의 차단주파수를 10kHz에서 전력선 모뎀의 캐리어주파수에 영향을 미치지 않는 70kHz 고역 통과필터로 설계한다. 본 논문에서는 다양한 Simulation 및 실험을 통하여 제안된 AC 커플러가 기존 전력선 통신 모뎀과 동일한 성능을 유지하면서, 대기시 소모되는 소비전력을 크게 감소시켜, 기존 전력선 모뎀에 제안된 AC 커플러로 대치할 수 있음을 실험을 통해 규명하고 입증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.723-726
• /
• 2005

GALS (Globally Asynchronous Locally Synchronous) 시스템 기반의 SoC 설계에 필수적인 DI (Delay Insensitive) 데이터 전송방식 중 기존의 전압 모드 기반 설계 방식은 N 비트 데이터 전송에 물리적으로 2N+1 개의 도선이 필요하다. 이로 인한 전력 소모와 설계 복잡성을 줄이기 위해 N+1 개의 도선으로 N 비트 데이터를 전송할 수 있는 전류 모드 다치 논리 회로 기반 설계 방식이 연구되었다. 그러나, static 전력의 비중이 커 데이터 전송 속도가 낮을수록 전력 소모 측면에서 취약하고, 휴지 모드에서도 상당량의 전력을 소비한다. 본 논문에서는 이러한 문제점을 해결할 수 있는 전류 모드 기반 인코더와 디코더 회로를 제안하고, 이에 따른 새로운 전류 인코딩 기법을 설명한다. 마지막으로 기존의 전압 모드 및 전류 모드 방식과 delay, 전력 소비 측면에서 비교 데이터를 제시한다.

• 전기전자학회논문지
• /
• 제22권3호
• /
• pp.842-845
• /
• 2018

본 논문에서는 열전에너지 하베스팅에 의해 구동되는 센서 회로를 저전력으로 동작시킬 수 있는 방법을 제안하였다. 본 논문에서 사용되는 열전소자를 이용하면 에너지 하베스팅 회로에서 8uA의 전류를 얻을 수 있다. 그러나 구동하려고 하는 센서의 전류 소비는 이보다 훨씬 크기 때문에, 본 논문에서는 하드웨어 방법으로 power gating scheme을 이용한 저전력 구동과 소프트웨어적으로 active/sleep control scheme을 이용한 저전력 구동 방법을 센서 회로에 적용하여 센서 회로의 전류 소비를 감소시킬 수 있음을 보였다. 먼저 하드웨어 power gating scheme을 사용할 때에는 파워 게이트의 Toff/Ton의 비를 22보다 더 크게 하면, 센서 회로의 전류 소비가 8uA 이하로 줄어드는 것을 확인하였다. 또한 소프트웨어 기반의 active/sleep control scheme에 의한 저전력 구동에서는 Tslp/Tact의 비를 3 이상으로 설정해주면 전류 소비를 8uA 이하로 줄일 수 있음을 확인하였다. 본 논문에서의 결과는 열전에너지 하베스팅에 의해서 구동되는 다양한 센서 회로 설계 및 구현에 도움이 될 것으로 생각된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2016년도 춘계학술발표대회
• /
• pp.903-906
• /
• 2016

최근 사물인터넷(IoT, Internet of Things)관련 기술의 발전 및 서비스 산업의 급속한 발전으로 센서 장치에 대한 수요가 증가하고 있다. 센서 장치는 사물인터넷 플랫폼과의 연동을 위한 통신 인터페이스를 필수로 지원하여야 하며, 그 외에 다양한 센서들의 연동 인터페이스와 소비 전력을 모두 고려하여 하드웨어 및 소프트웨어의 설계가 이루어져야 한다. 이와 같이 센서 장치는 베터리 소비를 최적화하여 모든 기능이 구현되어야 하므로 기능상의 제약이 많이 따른다. 시간 동기화를 위해 사물인터넷 플랫폼에서 송신하는 동기 메시지를 수신하기 위해 슬립모드를 지원하는 경우 센서 장치가 항상 깨어 있어야하므로 저전력으로 동작 할 수 없는 어려움이 따른다. 따라서 데이터를 센싱하는 주기에 맞춰 시간 동기화를 진행하는 프로토콜 및 지연 시간 계산 방안을 제시하고 이에 따른 기존 프로토콜들과 비교하여 경량화한 알고리즘을 제안한다. 향후 시간 동기화 프로토콜의 호환을 위해 CoAP 규격과 연동 될 수 있는 연구가 필요하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.423-426
• /
• 2004

본 논문에서는 저 전력 마이크로프로세서를 개발하기 위해 ARM7 마이크로프로세서와 명령어 호환을 갖는 32비트 RISC 구조의 마이크로프로세서를 설계하였다. 저 전력 ARM7 마이크로프로세서 IP 구현을 위하여 새로운 정수 나눗셈 명령어를 정의하고 이를 적용하는 회로를 설계하여 제수가 피제수보다 큰 경우 6.4nW, 그 이외의 경우에는 76.5 nW를 소모하여 기존의 방법보다 $140{\~}860\%$ 까지 개선되었음을 측정하였다. 또한 Multi-cycle 명령어 발생시 Prefetch에 의한 전력 소모를 줄이기 위하여 명령어의 condition code를 미리 결정함으로써 $50\%$의 prefetch 동작 횟수를 줄였다. 그 결과 저 전력 파이프라인의 경우에는 1.943mW/1MHz의 소비 전력이 측정되었다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.47-55
• /
• 2010

본 논문에서는 고해상도 저전력 SAR 타입 ADC(아날로그 디지털 변환기)의 면적을 획기적으로 줄이기 위해서 역 다중화기 (Demultiplexer)와 카운터 (Counter)를 이용하는 타이밍 레지스터 (Timing register) 구조를 제안하였다. 전통적으로 사용되는 쉬프트 레지스터에 기반을 둔 타이밍 레지스터 구조는 해상도가 증가될수록 면적이 급격하게 증가하고, 또한 잡음의 원인이 되는 디지털 소비 전력도 증가되는 반면, 제안하는 구조는 해상도 증가에 따른 에러 보정 회로의 면적과 소비 전력 증가를 줄일 수 있다. 0.18 um CMOS 공정을 이용하여 제작하였으며, 제안한 타이밍 레지스터 구조를 이용하여, 기존 구조 대비 5.4배의 면적 감소와 디지털 전력 최소화의 효과를 얻을 수 있었다. 설계한 12 비트 SAR ADC는 11 비트의 유효 비트 (ENOB), 2 mW (기준전압 생성 블록 포함)의 소비전력과 1 MSPS의 변환 속도를 보였으며, 레이아웃 면적은 $1mm{\times}1mm$ 이었다.