• Journal of the Korea Society of Computer and Information
• /
• v.14 no.12
• /
• pp.9-16
• /
• 2009

Energy consumption as well as performance should be considered when designing up-to-date multicore processors. In this paper, we propose new design technique to reduce the energy consumption in the instruction cache for multicore processors by using modified filter cache. The filter cache has been recognized as one of the most energy-efficient design techniques for singlecore processors. The energy consumed in the instruction cache accounts for a significant portion of total processor energy consumption. Therefore, energy-aware instruction cache design techniques are essential to reduce the energy consumption in a multicore processor. The proposed technique reduces the energy consumption in the instruction cache for multicore processors by reducing the number of accesses to the level-1 instruction cache. We evaluate the proposed design using a simulation infrastructure based on SimpleScalar and CACTI. Simulation results show that the proposed architecture reduces the energy consumption in the instruction cache for multicore processors by up to 3.4% compared to the conventional filter cache architecture. Moreover, the proposed architecture shows better performance over the conventional filter cache architecture.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.41 no.6
• /
• pp.17-25
• /
• 2004

In this paper, we propose a new small swing domino logic for low-power consumption. To reduce the power consumption, both the precharge node and the output node swing the range from 0 to $V_{REF}$- $V_{THN}$, where $V_{REF}$=VDD-n $V_{THN}$ (n=1, 2, and 3). This can be done by adding the inverter structure on domino logic that allows a full swing or a small swing on its input terminal without leakage current. Compared to previous works, the proposed structure can save the power consumption of more than 30% for n=0, 1, 2, and 3 in the equation of $V_{REF}$=VDD-n $V_{THN}$. A multiplier applying the proposed domino logic has been designed and fabricated using a 0.35-${\mu}{\textrm}{m}$ n-well CMOS process under 3.3-V supply voltage. Compared with other previous works, it shows a 30% power reduction and a better feature in power-delay product.lay product.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.17 no.4
• /
• pp.569-574
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다. OFDM 방식의 고속 무선 데이터 통신을 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. 따라서, OFDM 통신방식의 단점인 전력문제를 보완하기 위해서 전류모드 FFT LSI가 제안되었고, 저소비전력 전류모드 FFT LSI를 동작시키기 위해서는 전류모드를 전압모드로 바꾸는 VIC(Voltage to Current Converter) 그리고 다시 전류모드를 전압모드로 바꾸어 주는 IVC(Current to Voltage Converter)가 필요하다. 그러나, OP-AMP로 구현되는 종래의 IVC는 회로규모가 크고, 전력소비가 크며, LSI 내에 크고 정확한 높은 저항을 필요로 한다. 또한 전류모드신호처리에서 많이 이용되는 Current Mirror 회로 등의 출력단자로부터 전류신호를 입력받은 경우, 입력단자간의 전위차가 발생하며, DC offset 전류가 발생하는 등의 문제점을 갖는다. 따라서 본 연구에서는 저전력 동작이 가능하고, 향후, single chip 응용이 가능한 IVC를 $0.35{\mu}m$ 공정에서 설계함으로서, $0.35{\mu}m$ 공정에서의 전류모드 FFT LSI의 전압모드 출력이 가능해졌다 설계된 IVC는 FFT LSI의 출력이 디지털신호로 환산한 ${\pm}1$인 점을 감안하여, 전류모드 FFT LSI의 출력이 $13.65{\mu}A$ 이상일 때에 3.0V의 전압을 출력하고, FFT LSI의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력하도록 하였으며, IVC의 총 소비전력은 약 1.65mV이하로 평가되었다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.14 no.6
• /
• pp.1145-1152
• /
• 2019

In this paper, a low power current mode 12-bit ADC(: Analog to Digital Converter) is proposed to mix digital circuits and analog circuits with the advantages of low power consumption and high speed operation. The proposed 12 bit ADC is implemented by using 4-bit ADC in a cascade structure, so its power consumption can be reduced, and the chip area can be reduced by using a conversion current mirror circuit. The proposed 12-bit ADC is SK Hynix 350nm process, and post-layout simulation is performed using Cadence MMSIM. It operates at a supply voltage of 3.3V and the area of the proposed circuit is 318㎛ x 514㎛. In addition, the ADC shows the possibility of operating with low power consumption of 3.4mW average power consumption in this paper.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.16 no.4
• /
• pp.443-448
• /
• 2006

In this paper, a novel method is proposed for generating the low-power and stable walking trajectory of biped robots, and then a biped robot with 25 DOFs(degrees of freedom) is designed and implemented for the realization of the low-power walking trajectory generated by the proposed method. In our method, first a stable VPCG(vertically projected center of gravity) trajectory is generated, and then the trajectories of ankle and pelvis of a biped robot are planned to follow the preplanned stable VPCG trajectory, which produces a waking pattern without bending its knees and enables a biped robot to walk with less power consumption. On the other hand, a biped robot implemented in this paper has the mechanical structure of foot that enables a biped robot to support on the ground well, and the mechanical structure of pelvis that enables a biped robot to move flexibly. From results of the walking experiment and power consumption measurement, it was confirmed that the proposed method can generate the more stable and flexible trajectory with less power consumption compared with the existing methods which do not use the ankle of a biped robot.

• KIPS Transactions on Computer and Communication Systems
• /
• v.9 no.10
• /
• pp.213-220
• /
• 2020

The power consumption and performance of hardware-based mobile and IoT embedded systems that require high specifications are one of the important issues of these systems. In particular, the problem of excessive power consumption is because it causes a problem of increasing heat generation and shortening the life of the device. In addition, in the same environment, software also needs to perform stable operation in limited power and memory, thereby increasing power consumption of the device. In order to solve these issues, we propose a Low level power improvement via identifying performance dissipation. The proposed method identifies complex modules (especially Cyclomatic complexity, Coupling & Cohesion) through code visualization, and helps to simplify low power code patterning and performance code. Therefore, through this method, it is possible to optimize the quality of the code by reducing power consumption and improving performance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.334-334
• /
• 2010

반도체 소자 제조 공정에 사용되는 공정 펌프는 전체 소요되는 에너지(소비전력)에 52%를 소비하고 있다. 이러한 이유 때문에 반도체 fab 내에서 에너지 절감을 논의할 때 항상 공정용 진공 펌프가 1 순위에 오를 수밖에 없는 것이다. 반도체 공정용 진공 펌프는 사용되어지는 공정에 따라 유지되는 진공도가 달라지고 이에 따라 소비전력과 투입되는 utility의 양이 바뀌게 되어 진공도와 공정에 따른 에너지 소비의 pattern이 다르다. 한국표준과학연구원 진공센터에서는 각 공정 대응용 펌프의 종류에 따라 배기속도, 도달진공도, 소비전력, 진동, 소음 등 기본 펌프 성능 평가, light gas인 helium에 대응하는 기본 성능평가를 실시하고 있다. 또한 부가적으로 soft/medium 공정용의 경우 저전력 mode의 소비전력의 진공도에 따르는 측정변수의 pattern을 측정/분석하고 있으며, harsh 공정용의 경우 50~300 slm의 유량 주입에 따른 내구성 특성을 monitoring하고 있다. 드라이펌프의 기본적인 평가 성능과 각 회사의 SPM (single pump monitoring system) 측정 변수인 온도, 배기구 압력 변화 등의 자체 진단 인자를 포함하여 반도체 공정에서 드라이 펌프의 운용에 필요한 냉각수, $N_2$, 등과 같은 utility의 사용량 및 온도변화 등을 측정하여 드라이 펌프의 에너지 소비 pattern을 분석하고자 한다.

• Journal of Satellite, Information and Communications
• /
• v.8 no.3
• /
• pp.10-14
• /
• 2013

In this paper, when applying current-mode circuit design technique showing constant power dissipation none the less operation frequency, to the low power design of dynamic voltage frequency scaling, we introduce the low power current-mode circuit design technique applying MOSFET in sub-threshold region, in order to solve the problem that has large power dissipation especially on the condition of low operating frequency. BSIM 3, was used as a MOSFET model in circuit simulation. From the simulation result, the power dissipation of the current memory circuit with sub-threshold MOSFET showed $18.98{\mu}W$, which means the consumption reduction effect of 98%, compared with $900{\mu}W$ in that with strong inversion. It is confirmed that the proposed circuit design technique will be available in DVFS using a current-mode circuit design.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.889-891
• /
• 2005

이동 컴퓨팅 환경에서 휴대용 기기의 저전력 설계는 매우 중요한 문제 가운데 하나라고 할 수 있다. 그동안 저전력 설계를 위한 한 방안으로 수행되어야 하는 작업을 전력이 풍부한 일반 개인용 컴퓨터 혹은 서버로 이전하는 방안이 제시되어왔다. 한편, 최근 컴포넌트 기반 시스템이 이동 컴퓨팅 환경에 적합한 환경으로 제시되고 있다. 본 논문에서는 대표적인 컴포넌트 기반 환경인 CORBA에서 전력이 풍부한 원격 컴퓨터에서 전력을 많이 소비하는 컴포넌트를 실행함으로써 전력 소비를 줄이는 방안을 제시한다.

• 전기의세계
• /
• v.41 no.10
• /
• pp.38-42
• /
• 1992

전력수급는 경제규모의 확대와 국민소득 증대에 따라 계속적으로 증가될 것이 예상되고 있다. 국민경제에 필수불가결한 전력이 안정적으로 공급되기 위해서는 발전소의 건설도 중요하지만 현재 우리 사회에는 지방화, 민주화 확산과 환경에 대한 관심등이 고조되면서 발전소 건설여건이 날로 어려워지고 있을 뿐만 아니라 대부분의 에너지도 수입에 의존하고 있는 특수성에도 불구하고 낭비적이고 비효율적인 소비현상을 보이고 있어 앞으로의 전력정책은 그 동안의 공급위주에서 벗어나 수요측면에서 수요관리 및 소비절약등에 역점을 두어 추진될 것이다. 이를 위해 앞에서 언급한 수요관리 및 전기소비 절약을 강력히 추진하여 장기적으로 전기저소비형사회가 되도록 유동함에 아울러 기존설비의 수명연장, 효율 및 기능 향상 그리고 기술개발등에 대한 집중적인 투자와 지원을 할 계획이다.