• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.1-7
• /
• 2008

Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

• 대한전자공학회논문지SD
• /
• 제38권3호
• /
• pp.57-57
• /
• 2001

본 논문에서는 RFID를 위한 읽기 전용 CMOS 트랜스폰더를 one-chip으로 설계하였다. 리더에서 공급되는 자기장으로부터 트랜스폰더 칩의 전원을 공급하기 위한 전파정류기를 NMOS 트랜지스터를 사용하여 설계하였으며, 데이터 저장 소자로는 64비트의 ROM을 사용하였다. 메모리에 저장되어 있는 ID 코드는 Manchester 코딩되어 front-end 임피던스 변조 방식으로 리더에 전송된다. 임피던스 변조를 위한 감폭회로로는 리더와 트랜스폰더 사이의 거리가 변해도 일정한 감폭율을 갖는 새로운 감폭회로를 사용하였다. 설계된 회로는 0.65㎛ 2-poly, 2-metal CMOS 공정을 사용하여 IC로 제작되었다. 칩 면적은 0.9㎜×0.4㎜이다. 측정 결과 설계된 트랜스폰더 IC는 인식거리 내에서 약 20∼25%의 일정한 감폭율을 보이며, 125㎑의 RF에 대해 3.9kbps의 데이터 전송속도를 보인다. 트랜스폰더 칩의 전력소모는 읽기 모드시 약 100㎼이다. 인식거리는 약 7㎝이다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.864-865
• /
• 2015

차량 운전 시 주변에 경고를 하는 수단인 Vehicle Horn은 경험에 의존하는 방식으로 설계되고 있다. 그러나 Vehicle horn의 성능 및 제작비용을 고려한 최적설계를 위해서는 정형화된 설계 process가 필요하다. 이러한 필요를 충족시키고자 본 논문에서는 Vehicle Horn의 초기 설계 process를 제안한다. 자기등가회로를 이용해 특성을 예측하여 Vehicle horn의 초기 형상을 결정한다. 그리고 초기 형상에 대한 FEA를 수행하여 자기등가회로를 검증하고 전자기 파라미터를 산정한다. 마지막으로 전자기 파라미터를 Vehicle horn의 전기-기계 시스템을 구현한 Dynamic Simulator에 적용하여 Vehicle horn의 거동을 예측한다.

• 한국자기학회지
• /
• 제6권1호
• /
• pp.40-47
• /
• 1996

본 논문에서는 영전식 magnetic lifter의 최적 설계 방법을 제시하였다. 등가 자기회로법으로 흡착시와 탈착시의 자장 해석 및 전자역 계산을 행하였고, 최적 설계를 위해 등가 자기회로법으로 해석된 흡착시의 전자력을 최대로 하는 lifter의 치수를 구하였다. 또한 흡착시의 전자력을 제한 조건으로 하여 lifter 전체의 부피를 최소로 하는 치수를 찾았다. 위 최적 설계를 위한 최적화 알고리즘으로는 (1+1) Evolution Strategy(ES)를 이용하였다. 또한 상용 자장해석 프로그램(MAXWELL)을 사용하여 얻은 결과와 위의 최적화 결과를 비교하여 본 논문의 최적화방법의 타당성을 검증하였다.

• 정보와 통신
• /
• 제29권11호
• /
• pp.75-80
• /
• 2012

본고에서는 송신단과 수신단 사이에 접점 없이 높은 효율을 유지하면서 기존의 방식(전자기유도방식, 전자기파방식) 보다 실용적인 거리의 무선전력전송이 가능한 자기공명방식 무선전력전송 기술을 소개하고 이를 모바일 단말기용에 적용하기 위하여 고효율 송/수신단 회로 설계, 자기공명안테나 설계, 실시간 임피던스 매칭 기술, 실시간 전력제어 기술 등등의 구현을 위한 요소기술에 대하여 소개함으로써 자기공명방식이 가지고 있는 특성을 구체적으로 알아본다.

• 한국산업정보학회논문지
• /
• 제28권2호
• /
• pp.21-30
• /
• 2023

전기차 보급과 고성능화가 진행됨에 따라 높은 출력을 가지는 모터의 수요가 증가하고 고용량 IPMSM 생산을 위한 고용량 착자기의 중요성 또한 증가하고 있다. 착자에 중요한 착자 전류의 최댓값과 커패시터 방전시간은 착자요크의 회로정수에 의해 결정된다. 본 논문에서는 착자기 설계를 위한 착자요크의 회로정수 설계를 위하여 MATLAB SIMULINK를 활용한 착자 시스템의 해석을 진행하고 회로정수 설계를 위한 설계 절차를 제시한다. 그 결과 착자용량 5,000[V], 15,000[uF]에 따라 착자요크 파라미터는 0.015[ohm], 0.035[mH]로 도출하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.973-974
• /
• 2011

이 논문은 단상 외전형 브러시리스 모터의 권선 인덕턴스를 해석적인 방법으로 산정하고 실험결과와 비교하였다. 모터의 초기 설계단계에서 사용하는 자기회로해석은 매우 유용하고, 인덕턴스는 자기회로해석에서 중요한 파라미터이다. 회전자계의 영향은 쇄교 자속으로 표현할 수 있고 자속 쇄교수는 인덕턴스에 비례하기 때문이다. 따라서 모터의 특성해석을 위해서 인덕턴스 산정은 매우 중요하다. 해석적인 방법으로 권선 인덕턴스를 산정하였고 회전자의 영향을 무시하였다. 그리고 LCR 미터와 전류 변화법으로 각각 권선 인덕턴스를 측정하였다. 해석값과 전류 변화법으로 측정한 권선 인덕턴스는 비슷하였다. 이 논문에서 제시한 권선 인덕턴스의 해석적인 산정방법은 모터의 초기 설계단계에서 자기회로해석으로 특성을 해석하는 데 도움이 될 것이다.

• 한국통신학회논문지
• /
• 제24권7A호
• /
• pp.1090-1098
• /
• 1999

본 논문에서는 자기 디스크 출력 채널에 사용되는 EPR-4 비터비 디코더 회로를 설계하였다. 비터비 디코더는 ACS 회로, 경로 메모리, 최소값 감지회로, 출력 선택 회로로 구성되었다. 설계한 EPR-4 비터비 디코더는 (1,7) RLL 코드를 사용하여 하드웨어 구현에 필요한 상태수를 8개에서 6개로 감소시켰으며, ACS 연산시 누적 동작과정에서 발생할 수 있는 오버플로우 문제를 처리하기 위해 2의 부소 연산에 바탕을 둔 modulo 비교를 사용하였다. 그리고 경로 메모리 회로에서 6개 출력이 수렴하지 않는 경우 최소 state metric 값을 경로에서 최종 결과값을 결정하도록 파이프라인 구조의 최소값 감지회로를 사용하였다. EPR-4 비터비 디코더 회로는 0.35 $\mu\textrm{m}$ CMOS 공정에 맞추어 설계되었으며, 트랜지스터 개수는 약 15,300 이며, 3.3V의 전압조건에서 최대 데이터 수신율은 250Mbps이다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.34-41
• /
• 1998

자기 띠 저장 시스템에서 데이터를 저장하고 복원할 수 있는 칩을 구현하였다. 구현된 칩은 아날로그 회로와 디지털 회로가 한 칩안에 같이 내장되어 있으며 F/2F 인코딩과 디코딩을 동시에 지원한다. 아날로그 부분은 초단 앰프, 첨두치 검출기, 비교기, 기준전압 생성회로 등으로 구현 되었으며 디지탈 회로 부분은 기준 윈도우 신호 발생부, F/2F 신호 길이를 측정하는 up/down 계수부, 비트 에러 검출부 및 기타 제어(control) 회로 등을 포함한다. 검출되는 신호특성을 파악하여 아날로그 회로부 설계를 최적화 함으로써 기존의 시스템에서 흔히 쓰이는 AGC(automatic gain control) 회로를 제거하였다. 또 일정한 비트의 길이를 초과한 파손 비트 또는 다분할로 파손된 비트 등을 감지한 경우 신속하게 기준 비트를 재 설정함으로서 데이터의 오인식을 없애주는 회로를 제안하였다. 제안된 회로는 $0.8{\mu}m$ CMOS N-well 일반 공정을 이용하여 구현 되었으며 3.3 V에서 부터 7.5 V의 공급 전압 범위에서 동작하도록 설계 되었다. 5 V의 전원 공급시 약 8 mW의 소모 전력을 보여 주고 있으며 칩 면적은 패드를 포함하여 $3.04mm^2(1.6mm{\times}1.9mm)$이다.

• 한국철도학회논문집
• /
• 제13권4호
• /
• pp.404-411
• /
• 2010

철도차량용 선형유도전동기(Linear Induction Motor, LIM) 축소-회전형 모델의 기본 설계 결과를 검증하기 위하여 LIM의 자기등가회로법을 이용한 파라미터 도출 및 특성 계산을 수행하였다. LIM의 경우, 자기등가회로상의 파라미터는 LIM의 전기자 코어와 2차측 알루미늄 도체판의 형상 및 공극에 대한 함수로써 표현이 가능하다. 즉 전기자 코어와 2차측 알루미늄 도체판의 형상 및 공극 변경에 의해 LIM의 특성이 크게 달라질 수 있다는 것을 의미한다. 따라서 본 연구에서는 철도차량용 LIM 축소-회전형 모델의 공극, 2차측 AL-Plate의 두께, 오버행 길이, 형상 변경에 따른 LIM 축소-회전형 모델의 자기등가회로 파라미터 및 특성의 변화 추세를 분석하여, 철도차량용 실모델 LIM 개발을 위한 기초 연구를 수행하였다.