• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2015년도 제52차 하계학술대회논문집 23권2호
• /
• pp.202-203
• /
• 2015

무선 센서 네트워크는 제약된 하드웨어와 개방된 환경으로 인해 싱크 홀 공격에 취약한데 이를 위해서 INSENS가 제안되었다. 이러한 INSENS는 베이스 스테이션과 센서 노드들 사이에 거리를 기반으로 경로를 설정하므로 이벤트가 자주 발생할 경우 특정 경로에 노드들은 트래픽이 증가하여 에너지 불균형을 가진다. 이러한 문제점을 해결하기 위해 본 논문에서는 네트워크 상황을 고려하여 균형적으로 에너지를 소모하게 하는 퍼지 시스템 기반의 효율적인 경로 설정 방법을 제안한다. 퍼지 시스템은 배터리 잔량, 홉 수, 경로설정 횟수의 입력을 통해 네트워크의 효율적인 경로를 설정한다. 그러므로 제안 기법은 효율적인 경로 선택으로 트래픽을 분산시켜 전체 센서 네트워크의 수명을 연장한다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.313-318
• /
• 2022

피드백 전압 감지 구조는 기존 외부 출력 캐패시터의 제거로 인한 오버슈트 및 언더슈트 현상을 완화하기 위해 제안된다. 기존의 LDO 레귤레이터는 전원 공급 전압의 불균형으로 인해 발생하는 오버슈트 및 언더슈트를 겪는다. 따라서 제안된 LDO는 기존 LDO의 피드백 경로만 유지하면서 새로운 제어 경로를 형성하기 위해 보다 개선된 과도 응답을 갖도록 설계되었다. 새로운 제어 경로는 출력 단계에서 발생하는 오버슈트 및 언더슈트 현상을 감지한다. 이에, 패스 소자의 게이트 노드의 전류를 충방전함으로써 패스 소자의 동작 속도가 향상된다. 피드백 전압 감지 구조가 있는 LDO 레귤레이터는 3.3~4.5V의 입력 전압 범위에서 작동하며 3V의 출력 전압에서 최대 200mA의 부하 전류를 가집니다. 시뮬레이션 결과에 따르면 부하전류가 200mA일 때 언더슈트 조건에서는 73mV, 오버슈트 조건에서는 61mV이다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.107-116
• /
• 2009

QCA는 현재 초고집적 저전력 디지털 시스템 구현 기술의 왕좌를 차지하고 있는 CMOS의 자리를 상속받을 가장 장래성 있는 차세대 나노 전자 소자 중 하나이다. QCA 셀의 하드웨어 기본 동작은 이미 1990년대 후반에 실험을 통하여 증명되었다. 또한 회로를 설계할 수 있는 전용설계 도구와 시뮬레이터도 개발되었다. 그러나 기존의 QCA 설계 기술은 초대규모 설계에 대한 준비가 부족하다. 본 논문은 기존의 대규모 CMOS 설계에서 사용되었던 검증 방법들과 도구를 QCA 설계에서 그대로 활용할 수 있는 새로운 접근 방법을 제시한다. 첫째로 셀 배치를 미리 정의된 구조에서 벗어나지 않도록 엄격하게 제한함으로써 항상 일관성 있는 디지털 동작을 보장하는 설계 규칙을 제안한다. 다음, QCA 설계의 게이트 및 상호연결 구조를 인식한 후 다수결 게이트의 입력 경로 균형과 잡음 증폭 방지 등을 포함하는 신호 충실도 보장 조건을 검사한다. 마지막으로 디지털 논리를 추출하여 OpenAccess 공통 데이터베이스로 저장하면 이미 CMOS 설계에서 사용되고 있는 풍부한 검증 툴과 연결되어 그들을 사용할 수 있게 된다. 제안된 방식을 검증하기 위해 2-비트 가산기 및 비트-직렬 가산기, 그리고 ALU 비트 슬라이스를 설계하였다. 디지털 논리를 추출하여 Verilog 넷 리스트를 생성시킨 후 상업용 소프트웨어로 시뮬레이션 하였다.

• 대한전자공학회논문지SD
• /
• 제43권4호
• /
• pp.56-65
• /
• 2006

Quantum-dot Cellular Automata (QCA)는 분자 혹은 원자 수준의 작은 크기의 소자이며 극도로 낮은 소모 전력 특성을 가지기 때문에 디지털 논리 구현에 있어 차세대 기술로 많은 주목을 받고 있다. 현재까지 다양한 QCA 설계가 발표되었지만 대부분 시뮬레이션에 의해 동작하지 않음이 확인되었으며 설계를 위한 일반적인 규범이나 지침도 제시되지 알았다. 동작하는 기본적인 구조를 간단히 확장하는 경우에도 시뮬레이션이 실패하였으며 대규모 회로 설계에는 엄청난 시간 소요가 예상되었다. 본 논문에서는 게이트 입력 경로의 불균형 및 배선구조의 숨은 잡음 경로등 기본적인 QCA 구조에서 나타난 치명적인 취약성에 대해 설명하고 이를 해결하기 위한 강건한 QCA 설계를 위해 규범 및 지침을 제시한다. 또한, 이 강건 설계 기법에 따라 설계되고 시뮬레이션에 의해 그 동작이 검증된 고속 가산기를 제시한다.

• 한국정보과학회논문지:데이타베이스
• /
• 제30권6호
• /
• pp.651-665
• /
• 2003

매년 CPU 속도가 60% 정도 증가되고, 메모리 속도가 10% 증가되는 현실에서, 캐쉬 미스(Cache miss)를 얼마나 줄이느냐 하는 문제가 현재의 주기억 데이타베이스 환경에서 가장 중요한 문제로 대두되었다. 최근 연구들에서는 R-트리의 변형 모델인 CR-트리와 같은 인덱스 구조들이 제시되었으나, 이는 손실 발생 가능한 압축 기법을 사용함으로써 검색 성능이 더 나빠질 수 있다는 문제점이 있다. 본 논문에서는 MR-트리라고 이름 붙여진 캐쉬 동작에 민감한 R-트리의 새로운 변형 모델을 제시한다. MR-트리는 리프가 아닌 중간 노드 엔트리들을 100%에 가깝게 사용하여 결과적으로 트리의 높이와 중간 노드 엔트리의 MBR을 줄여주는 효과를 준다. 이를 위해 노드 분할 발생시 입력 경로 상에 하나 이상의 빈 엔트리를 지니는 중간 노드가 존재할 경우에만, 노드 분할을 상위로 전송하고, 존재하지 않을 경우 새롭게 생성된 노드는 분할된 노드의 자식 노드가 된다. MR-트리는 이와 같은 동작으로 인해 발생 가능한 트리 불균형 문제를 높이 균형화(HeightBalance) 알고리즘을 수행함으로써 해결한다. 한편, 본 논문에서는 MR-트리를 캐쉬 동작에 더욱 민감한 트리형태로 만들기 위해 CCMR-트리를 제안한다. 본 논문의 실험과 분석 결과, 2차원의 MR-트리는 약간의 개선된 수정 속도와 비슷한 메모리 사용량을 기록하며, 기존의 R-트리에 비해 2.4배 이상의 빠른 검색 속도를 나타냈다.