• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
• /
• pp.405-410
• /
• 2008

성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

• 정보처리학회지
• /
• 제10권4호
• /
• pp.49-57
• /
• 2003

• 융합신호처리학회논문지
• /
• 제12권4호
• /
• pp.315-321
• /
• 2011

선박이나 함정에서 일반적으로 사용되는 SONAR 신호용 CRT 모니터 디스플레이 시스템은 벡터 주사 방식을 사용한다. 그래서 시스템의 처리회로가 복잡하고, 부품 생산이 폐쇄되어 부품 수급이 어렵고 가격이 고가이다. FPGA 기반 임베디드 프로세서 시스템은 회로를 단순화함과 더불어 코어설계를 쉽게 재구성함으로써 각종 응용 적용에 유연하고, 저가격대로 고속 성능을 제공한다. 본 논문은 기존 CRT시스템의 문제점을 극복하기 위해서 FPGA 임베디드 프로세서 시스템을 사용하여 SONAR 신호 LCD 디스플레이 시스템을 구현하였다. 제안한 접근법은 기존 시스템에 비해 X-Y 편향과 CRT 제어 블록을 FPGA 임베디드 프로세서 시스템으로 대체함으로써 시스템 구성의 단순성과 유연성을 확보할 수 있고, 또한 저가격화를 가능하게 한다. 구현된 시스템은 SONAR 신호를 실시간으로 획득하고 LCD에 디스플레이하는 것이 가능하다.

• 정보처리학회논문지D
• /
• 제15D권1호
• /
• pp.87-98
• /
• 2008

임베디드 시스템의 하드웨어 구성요소들에 대한 성능 고도화가 요구됨에 따라 이에 탑재될 소프트웨어의 개발 방법도 영향을 받고 있다. 특히 MPSoC와 같은 고가의 하드웨어 아키텍처에서는 효율적인 자원의 사용 및 성능의 향상을 위해 소프트웨어 측면에서의 고려가 필수적으로 요구된다. 따라서 본 연구에서는 임베디드 소프트웨어 개발과정에서 멀티프로세서 기반의 하드웨어 아키텍처를 고려하는 소프트웨어 태스크의 분할기법을 제시한다. 제시하는 기법은 UML 기반의 소프트웨어 모델을 CBCFG (Constraints-Based Control Flow Graph)로 변환하고, 이를 병렬성과 데이터 의존성을 고려한 소프트웨어 컴포넌트로 분할하는 기법이다. 이러한 기법은 임베디드 소프트웨어의 플랫폼 의존적인 모델 개발과 태스크 성능 예측 등을 위한 자료로 활용할 수 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 가을 학술발표논문집 Vol.29 No.2 (1)
• /
• pp.700-702
• /
• 2002

본 논문은 16-비트 고정된 명령어 형식을 갖는 32-비트 EISC(Extendable Instruction Set Computer) 코어 구현에 대하여 기술하였다. EISC구조는 코드 밀도가 높은 확장 오퍼랜드(operand) 형식을 사용하여 메모리 크기를 줄일 수 있으므로 ASIC 구현시 저전력 시스템 및 소형화된 임베디드 시스템을 위한 프로세서 구현을 가능하게 한다. 설계된 프로세서는 AE32000 명령어 셋과 호환이 가능하도록 설계되었으며 5단 파이프라인을 적용하여 프로세서의 성능을 높였다. 또한 BTB(Branch Target Buffer)를 사용하여 분기 지연을 줄여 낮은 CPI(Clock Per Instruction)을 유지하게 하였다.

• 전자공학회논문지CI
• /
• 제44권1호
• /
• pp.1-9
• /
• 2007

임베디드 프로세서는 총 에너지소모량 가운데 대략 40% 이상을 캐시에서 소모하고 있으므로 에너지-효율적 고성능 데이터 캐시 구조를 필요로 한다. 본 논문에서는 임베디드 프로세서를 위한 저전력 선인출 데이터캐시 구조를 제안하였다. 제안한 데이터캐시 구조는 선인출장치(prefetching unit)를 포함한 기존 데이터캐시 구조에 태그히스토리 테이블(tag history table)을 구비함으로써 요구인출 및 선인출시 발생하는 태그메모리 병렬탐색 횟수를 감소시켰다. 이와 같은 전략적인 캐시 구조는 적은 하드웨어 비용으로 병렬탐색을 위한 전력소모를 현저히 줄일 수 있다. 실험을 통하여 제안한 데이터캐시 구조가 기존 선인출 데이터캐시 구조와 동일한 성능을 유지하면서 낮은 전력을 요구함을 확인하였다.

• 전자공학회논문지 IE
• /
• 제47권3호
• /
• pp.1-6
• /
• 2010

본 논문에서는 문자나 그래픽 같은 매우 간단한 메시지만을 표출하고 있는 소형 LED 전광판에서도 동영상이 표출될 수 있도록 임베디드 시스템을 이용한 프로세서를 설계하였다. 구현 방법으로는 임베디드 시스템에서 출력되는 24Bit의 디지털 동영상을 표출할 수 있도록 하기위하여 비디오 프로세서와 LED Display Panel을 설계한 동영상 LED 전광판을 제작하였다. 감마 보정, 밝기, 색 대비조정, 스케줄 기능, 인터넷에 의한 표출영상 변환 및 저장장치를 내장하였으며, 그래픽, 동영상 등을 소형LED 전광판에서 표출할 수 있도록 Windows CE 기반의 응용 프로그램을 설계하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권9호
• /
• pp.103-112
• /
• 2012

최근 인터넷에 접근할 수 있는 기반시설이 풍부하게 제공 되면서 전기전자 제품들을 인터넷에 연결하여 원격으로 감시하고 제어하려는 욕구가 증대 되고 있다. 그러나 기존의 제품들은 대부분 네트워크 인터페이스 미비로 인터넷 접속이 불가능하여 불편함이 많았다. 따라서 본 논문에서는 하드웨어 TCP/IP 프로세서를 사용하여 인터넷을 통하여 전원을 원격으로 제어할 수 있는 실시간 스케줄링 가능한 인터넷 전원콘센트를 설계하고 구현하였다. 구현된 제품은 하드웨어 TCP/IP 프로세서와 8비트의 소형 마이크로프로세서를 사용하여 구현이 가능하기 때문에 제작비용이 저렴하다. 또한, 환경설정 기능을 갖는 전용 제어프로그램과 웹페이지를 외부 플래시 메모리에 저장이 가능한 임베디드 웹서버, 안드로이드 스마트폰 애플리케이션, OpenCV 컴퓨터비전 라이브러리를 이용한 모션인식 제어환경 등 다양한 사용자 인터페이스를 구현하여 유무선 인터넷 환경에서 폭넓게 활용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.15-23
• /
• 2009

정확한 연산이 필요한 마이크로프로세서에서 소프트 에러에 대한 면밀한 연구들이 진행되었다. 마이크로프로세서 구성원 중에서도 메모리 셀은 소프트 에러에 가장 취약하고, 소프트 에러가 발생했을 때 중요한 정보들과 명령어들을 가지고 있기 때문에 전체 프로세스와 동작에 큰 영향을 미치게 된다. 아키텍처 레벨에서 이러한 소프트 에러를 발견하고 정정하기 위한 방법으로 오류 검출 및 정정 코드가 많이 사용되고 있으며, Itanium, IBM PowerPC G5등의 마이크로프로세서는 Hamming 코드와 Hasio 코드를 L2 캐쉬에 사용하고 있다. 하지만 이러한 연구들은 대형 서버에 국한되었으며 전력 소모에 대한 고려는 되지 않았다. 고집적 저전력 임베디드 마이크로프로세서의 출현과 함께 동작과 문턱 전압이 낮아짐에 따라 임베디드 마이크로프로세서에서도 오류 검출 및 정정 회로의 필요하게 되었다. 본 논문에서는 SimpleScalar-ARM을 이용하여 L2캐쉬의 입출력 데이터를 분석하고, 임베디드 마이크로프로세서에 적합한 32 비트 오류 검출 및 정정 회로의 H-matrix를 제안한다. 그래서 H-spice를 사용하여 modified Hamming 코드와 비교한다. 본 실험을 위해 MiBench 벤치마크 프로그램과 TSMC 0.18um 공정이 사용되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 추계학술발표대회 및 정기총회
• /
• pp.921-924
• /
• 2005

지문인식 방법은 사람이 갖는 유일한 정보인 지문을 이용하여 문자 기반 인증 방법이 갖는 문제점을 해결할 수 있는 생체 인식 사용자 인증 방법이다. 많은 인식 방법들이 연구, 개발되었고 신뢰할 수 있는 인증 방법을 제공하기 위한 시도로 각종 방법들이 제안되고 또한 사용되고 있는데, 기존의 지문 인식 방법은 산술 연산과 수학적 접근을 주류로 하고 있기 때문에 부동 소수점 연산 프로세서(FPU)가 필요하다는 단점을 가지고 있다. 임베디드 시스템에서는 부동 소수점 연산 프로세서가 지원이 되지 않아 기존의 알고리즘들을 임베디드 시스템에 그대로 적용하기에는 문제가 있다. 따라서 본 논문에서는 이러한 단점을 극복하기 위해 기본적인 이미지 처리 및 특징점 추출 후, 수학적 연산을 최대한 배제한 알고리즘을 적용하여 인증을 수행하는 지문인식 방법을 제안한다.