• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.33-38
• /
• 2004

다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 $MOS({\nu}MOS)$ 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 ${\nu}MOS$ 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.

• 한국위성정보통신학회논문지
• /
• 제9권3호
• /
• pp.86-90
• /
• 2014

DC-DC 컨버터는 인덕터 전류의 동작에 따라 연속전류모드와 불연속전류모드, 임계모드로 나눌 수 있다. 임계모드는 연속전류모드와 불연속전류모드의 경계에서 동작한다. DC-DC 컨버터를 임계모드에서 동작하도록 설계하면 인덕터 크기를 줄일 수 있으며 ZCS(Zero Current Switching) 동작을 하여 스위치와 다이오드의 전력 손실을 줄일 수 있다. 본 논문에서는 임계모드로 동작하는 부스트형 컨버터를 인공위성 용 태양전력 조절기에 적용한다. 임계모드 동작 시 DC-DC 컨버터의 입출력 조건에 따라 DC-DC 컨버터의 스위칭 주파수가 변한다. 최대 스위칭 주파수 제한을 위해 스위칭 주파수 제한 로직을 적용하였다. 한편, 임계모드 부스트형 태양전력 조절기는 소신호 전달함수가 간단하여 제어기 설계가 용이하다. 임계모드 부스트형 태양전력 조절기의 소신호 전달함수를 유도하고 이를 바탕으로 전압제어기를 설계하였다. 최종적으로 모의실험을 통해 임계모드로 동작하는 태양전력 조절기를 검증하였다.

• 대한전기학회논문지
• /
• 제43권6호
• /
• pp.869-876
• /
• 1994

This paper presents an efficient method to calculate voltage collapse point and to avoid voltage instability. To evaluate voltage stability in power systems, it is necessary to get critical loading points. For this purpose, this paper uses linear programming to calculate efficiently voltage collapse point. Also, if index value becomes larger than given threshold value, voltage stability is improved by compensation of reactive power at selected bus. This algorithm is verified by simulation on the IEEE 14-bus sample system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.804-806
• /
• 2000

동일한 임계전류 특성을 갖는 Bi-2223 테이프에 전력기기의 실제 응용에서 발생되는 큰 사고전류를 고려한 임계전류보다 큰 과임계전류를 흘렸을 때 테이프의 온도상승 및 저항 특성을 중요한 인자에 대해 조사하였다. 냉각이 좋은 즉 비절연 테이프의 경우 온도상승은 없고, 표피효과에 의한 저항의 증가도 없고, 특히 비절연 테이프의 경우 과도 및 정상 상태 저항이 동일한 반면 절연 테이프의 경우 매우 상이하고, 전기절연 길이를 전압탭보다 길게만 해주면 길이에 무관하게 온도상승 및 저항이 동일하였으며 마지막으로 모재의 저항율이 상이하여도 임계전류만 동일하면 온도상승 및 저항은 유사함을 알 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.181-182
• /
• 2014

본 논문에서는 동기 정류 스위치를 사용한 임계 도통 모드 부스트 PFC 컨버터의 디지털 제어 기법을 제안한다. 상태 궤적 분석을 통해 입력전압 전 범위의 영전압 스위칭 조건을 구하였으며, 총 입력 전하 분석을 통하여 높은 역률을 위한 스위치 추가 온-타임을 도출하였다. 제안하는 제어 기법은 디지털 제어기를 이용한 $230V_{rms}$ 입력, 400V/200W 출력 프로토타입에서 타당성을 입증하였다. 그 결과 동기 정류기를 이용한 임계 도통 모드 부스트 PFC 컨버터는 높은 역률 및 효율을 갖는다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.199-200
• /
• 2014

본 논문에서는 저 용량에서 많이 사용되는 임계 도통 모드 부스트 역률 보상 회로의 새로운 제어 방법을 제안한다. 제안하는 제어 방법은 임계 도통 모드로 동작 시에 회로의 주요 파형들을 수식적으로 분석하여 입력 전류가 입력 전압을 추종할 수 있는 최적의 온-시간을 도출하는 방식이다. 100W 급 하드웨어를 통하여 제안하는 제어 방법의 실험 결과를 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 제39회 하계학술대회
• /
• pp.2235-2236
• /
• 2008

본 논문에서는 초전도 전류제한기의 전압, 전류 등급증대를 위한 방안으로 자기결합을 이용한 초전도 전류 제한기의 특성을 분석하였다. 1차 코일과 초전도 소자가 연결된 2차 코일이 자기적으로 결합된 구조로서 사고가 발생되면 초전도 소자에 흐르는 전류가 임계전류 값을 넘게 될 경우 초전도 소자의 ��치로 인한 저항 발생으로 사고 전에 억제되었던 철심내부 자속이 발생하여 각 코일에 전압이 유기되며 이로 인해 사고 전류가 제한되는 특성을 가지고 있다. 자기결합을 이용한 초전도 전류 제한기의 용량을 증대시키기 위해서는 초전도 전류제한기의 2차권 선수를 작게 하는 것이 각 초전도 소자들의 전압부담을 균일하게 유지하고, 발생저항을 작게 하여 소자의 전력부담을 줄일 수 있다는 것을 확인하였다.

• 정보처리학회논문지A
• /
• 제15A권5호
• /
• pp.243-248
• /
• 2008

본 논문은 다중 문턱전압 CMOS를 이용하여 저 전력 특성을 갖는 캐리 예측 가산기 (carry look-ahead adder)를 설계하였으며, 이를 일반적인 CMOS 가산기와 특성을 비교하였다. 전파 지연시간이 긴 임계경로에 낮은 문턱전압 트랜지스터를 사용하여 전파 지연시간을 감소시켰다. 전파 지연시간이 짧은 최단경로에는 높은 문턱전압 트랜지스터를 사용하여 회로전체의 소비전력을 감소시켰으며, 그 외의 논리블럭들은 정상 문턱전압의 트랜지스터를 사용하였다. 설계한 가산기는 일반적인 CMOS 회로와 비교하여 소비전력에서 14.71% 감소하였으며, 소비전력과 지연 시간의 곱에서 16.11%의 성능향상이 있었다. 이 회로는 삼성 $0.35{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.180-184
• /
• 2018

산화갈륨 ($Ga_2O_3$)과 탄화규소 (SiC)는 넓은 밴드 갭 ($Ga_2O_3-4.8{\sim}4.9eV$, SiC-3.3 eV)과 높은 임계전압을 갖는 물질로서 높은 항복 전압을 허용한다. 수직 DMOSFET 수평구조에 비해 높은 항복전압 특성을 갖기 때문에 고전압 전력소자에 많이 적용되는 구조이다. 본 연구에서는 2차원 소자 시뮬레이션 (2D-Simulation)을 사용하여 $Ga_2O_3$와 4H-SiC 수직 DMOSFET의 구조를 설계하였으며, 항복전압과 저항이 갖는 trade-off에 관한 파라미터를 분석하여 최적화 설계하였다. 그 결과, 제안된 4H-SiC와 $Ga_2O_3$ 수직 DMOSFET구조는 각각 ~1380 V 및 ~1420 V의 항복 전압을 가지며, 낮은 게이트 전압에서의 $Ga_2O_3-DMOSFET$이 보다 낮은 온-저항을 갖고 있지만, 게이트 전압이 높으면 4H-SiC-DMOSFET가 보다 낮은 온-저항을 갖을 수 있음을 확인하였다. 따라서 적절한 구조와 gate 전압 rating에 따라 소자 구조 및 gate dielectric등에 대한 심화 연구가 요구될 것으로 판단된다.

• 전자공학회논문지D
• /
• 제36D권4호
• /
• pp.70-76
• /
• 1999

Punchthroush 원통형 접합의 항복전압에 대한 해석적 모델을 에피층의 두께와 nonpunchthrough 원통형 접합의 항복시 임계공핍영역폭이 함수로 제안하였다. 이 해석적 모델에서의 모든 거리변수와 전계 및 전위식을 정규화된 형태로 사용하므로써 항복전압을 소자의 물리적 parameter에 관계없이 쉽게 결정할 수 있게 하였다. 제안된 모델의 계산결과를 2차원 소자 Simulation Program인 MEDICI를 사용하여 얻은 결과와 비교하여 매우 잘 일치함을 보였다.