• 제목/요약/키워드: 임계전압

검색결과 136건 처리시간 0.025초

Pt-nSi쇼트키 접촉의 유효 장벽높이 감소에 관한 연구 (A Study on the Effective Barrier Height Reduction of Pt-nSi Schottky Contact)

  • 박훈수;김봉열
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제2권1호
    • /
    • pp.33-40
    • /
    • 1989
  • 낮은 에너지(60KeV) 비소 이온주입으로 고종도의 얇은 표면층을 형성시켜 Pt-nSi 쇼트키 다이오드의 유효 장벽높이를 감소시켰다. 역방향 특성을 크게 저하시키지 않고 순방향 임계전압을 400mV에서 200mV로 낮추는데 필요한 이온주입량은 얇은 산화막(215.angs.)이 존재하는 상태에서 비소 이온주입을 한 경우는 9.0*$10^{12}$$cm^{-2}$이고, 산화막이 없는 상태에서 이온주입한 경우는 5.1*$10^{12}$$cm^{-2}$이었다. 이온주입후 열처리 조건은 900.deg.C에서 30분간 N$_{2}$분위기에서 행하였으며 얇은 산화막을 통한 이온주입으로 다이오드의 역방향 특성을 개선하였다.

  • PDF

입도분포가 ZnO 바리스터의 임계전압에 미치는 영향 (Effects of Grain-Size Distribution on the Breakdown Voltage in ZnO Varistors)

  • 김경남;한상목;김대수
    • 한국세라믹학회지
    • /
    • 제30권3호
    • /
    • pp.199-205
    • /
    • 1993
  • Effects of grain size distribution on the breakdown voltage of ZnO varistors were investigated in the ZnO-Bi2O3-CoO-Sb2O3 and ZnO-Bi2O3-CoO-Sb2O3-Cr2O3 systems, respectively. The grain size was increased with increasing sintering temperature maintaining lognormal distribution in both systems. The width of grain size distribution of ZnO-Bi2O3-CoO-Sb2O3 system was narrower than that of ZnO-Bi2O3-CoO-Sb2O3 system. The breakdown voltage(Vb) was decreased by increasing sintering temperature(1000~135$0^{\circ}C$) and sintering time(0.5~5hr), due to the enhancement of ZnO grain growth. The current path of the ZnO varistor was dependent on the distribution of the largest grains (chains of long grains) between the electrodes.

  • PDF

AE 신호 분석에 의한 구성인선의 감지 (Detection of B.U.E. by AE signal analysis)

  • 오민석;원종식;정윤교
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 1995년도 추계학술대회 논문집
    • /
    • pp.259-264
    • /
    • 1995
  • Recently, in order to achieve high flexibilty, monitoring and control strategies of a new type have been developed. This paper investigates the fesability of using scoustic emission signal analysis for the detection of built-up edge during machining. Results for maching SM45C steel show that the presence of a built-up edge can significantil affect the generation of acoustic emission in metal cutting. When the cutting speed comes to the conditions conducive to development of built-up edge, it is shown that the slope of curve-fitted AErms signal undergoes a change. The fesability of utilizing AErms in built-up edge sensing is sugested.

  • PDF

CMOS OTA를 이용한 펄스폭 변조회로 (Pulse Width Modulation Circuits Using CMOS OTAs)

  • 김훈;김희준;정원섭
    • 전자공학회논문지SC
    • /
    • 제43권6호
    • /
    • pp.48-60
    • /
    • 2006
  • 본 논문은 CMOS OTA를 이용한 3 개의 PWM 변조기를 제안한다. 이들은 램프 적분기와 전류로 임계전압은 조정할 수 있는 슈미트 트리거로 구성되었다. 개별 소자를 사용해 만든 원형회로는 제안된 PWM 회로들의 시비율이 선형적으로 제어될 수 있음을 보여준다. 제안된 변조기들은 구조가 간단하기 때문에 모노리식 IC로 쉽게 제작할 수 있다.

PBD를 Hole Blocking Layer로 이용한 적색발광의 EL 소자 제작에 관한 연구 (The study on Red device using PBD as a Hole Blocking Layer)

  • 강민웅;김종성
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2002년도 추계학술대회 논문집 Vol.15
    • /
    • pp.499-501
    • /
    • 2002
  • 본 연구에서는 ETL층으로 널리 알려져 있는 PBD(2-(4-biphenyl)-5-(4-tert-butylphenyl) -1.3,4oxadiazole)를 HBL(Hole-blocking layer) 물질로 이용 하고 Nile red를 사용하여 적색 발광의 EL(electroluminescence) 소자를 제작 평가하였다. 일반적인 유기 EL 소자의 구조인 Anode/HTL(Hole Transport Layer)/ETL(Electron Transport Layer)/Cathode로 이루어져 있다. 여기에 HTL과 ETL사이에 HBL를 추가하여 EL 소자의 성능을 향상 시킬 수 있으면, 이러한 구조의 최종 소자를 제작 EML(emitting layer; Nile red)의 두께 및 임계전압을 달리 하여 소자 의 특성을 평가 연구 하였다.

  • PDF

Bi-2223 테이프의 통전특성 (Transport characteristics of a Bi-2223 tape)

  • 박권배;김창완;류경우;이지광;차귀수
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1999년도 하계학술대회 논문집 A
    • /
    • pp.265-267
    • /
    • 1999
  • Bi-2223 테이프의 전력기기 응용을 위해서는 임계전류이하 및 이상에서의 통전특성에 대한 이해가 선행되야 한다. 따라서 본 연구에서는 임계전류이하에서의 특성 중, 중요한 교류 통전손실을 정확히 측정할 수 있는 방법을 제안했으며, 유도전압이 측정의 정밀도에 큰 영향을 준다는 사실과, 측정된 손실은 이론식과 잘 일치하였으며, 마지막으로 통전손실은 주파수에 무관함을 알 수 있었다.

  • PDF

고집적 GaAs 디지틀 집접회로 제작을 위한 Self-aligned MESFET 공정

  • 양전욱;심규환;최영규;조낙희;박철순;이경호;이진희;조경익;강진영;이용탁
    • ETRI Journal
    • /
    • 제13권4호
    • /
    • pp.35-41
    • /
    • 1991
  • 저전력 고집적 GaAs 디지틀 IC에 적합한 기본 논리회로인 DCFL (Direct Coupled FET Logic) 을 구현하기 위한 소자로 WSi게이트 MESFET 공정을 연구하였으며, 이와 함께 TiPtAu 게이트 소자를 제작하였다. MESFET 의 제작은 내열성게이트를 이용한 자기정렬 이온주입 공정을 사용하였으며 주입된 Si 이온은 급속열처리 방법으로 활성화하였다. 또한 제작공정중 저항성 접촉의 형성은 절연막을 이용한 리프트 - 오프 공정을 이용하였다. 제작된 WSi게이트 MESFET은 $1\mum$ 게이트인 경우 222mS/mm의 트랜스컨덕턴스를 나타내어 우수한 동작특성과 집적회로 공정의 적합성을 보였으며 이와 동등한 공정조건으로 제작된 TiPtAu 게이트 MESFET 은 2" 기판 내에서 84mV의 임계전압 변화를 나타내었다.

  • PDF

$Al/TiO_2-SiO_2/Mo$ 구조를 가진 Antifuse 의 전기적 특성 분석

  • 홍성훈;배근학;노용한;정동근
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2000년도 제18회 학술발표회 논문개요집
    • /
    • pp.73-73
    • /
    • 2000
  • 안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

  • PDF

동적 전력 관리 기법의 실시간 태스크 스케줄 가능 검사 영향 분석 (Impact of Dynamic Voltage Scaling on Real-time Schedulability Analysis)

  • 유시환;유혁
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.509-514
    • /
    • 2008
  • 동적 전력 관리 기법은 임베디드 시스템과 같은 저전력성이 요구되는 시스템에서 널리 활용되고 있다. 동적 전력 관리 기법은 처리율과 소비전력 간의 상관 관계를 통해, 프로세서의 전압과 주기를 조절하여 소비 전력당 처리율을 높이는 기법이다. 이러한 동적 전압 관리 기법이 실시간 특성이 필요한 임베디드 시스템에 적용되는 경우, 실시간 스케줄러에 큰 영향을 끼치게 된다. 실시간 스케줄러에서는 주어진 임계 시간 이내에 작업의 수행을 마치기 위하여, 스케줄 가능성 테스트를 수행하여 적합한 작업들만을 실행하도록 한다. 하지만, 인터럽트 처리 등으로 인한 선점 가능성은 스케줄 가능성에 대한 분석을 복잡하게 만들고 있다. 본 논문에서는 인터럽트 처리를 고려한 실시간 스케줄링 분석 연구를 기반으로 하여, 동적 전력 관리가 추가된 경우의 영향을 분석하도록 한다. 동적 전력 관리로 인한 실시간 처리 요구 사항의 증가와 실제 적용 가능한 사례를 보인다.

  • PDF

개선된 HEMT 비선형 서브임계전압 영역모델 (Improved Nonlinear Subthreshold Region Model For HEMTs)

  • 김영민
    • ETRI Journal
    • /
    • 제11권4호
    • /
    • pp.98-104
    • /
    • 1989
  • Closed form solution of nonlinear 2-DEG concentration formula is proposed. This allows us to model continuous 2-DEG charge concentration as the function of gate voltage covering subthreshold region of the I-V curves. Comparisons of the Ids-Vgs characteristics and transconductance with the measured data were performed to show the accuracy of the proposed model. This way we have completely closed form I-V characteristics in subthreshold, triode and saturation region incorporating accurate charge control mechanism for HEMTs.

  • PDF