• Journal of IKEEE
• /
• v.8 no.1 s.14
• /
• pp.33-38
• /
• 2004

A multi-valued logic(MVL) pass gate is an important element to configure multi-valued logic. In this paper, we designed the Quaternary MIN(QMIN)/negated MIN(QNMIN) gate, the Quaternary MAX(QMAX)/negated MAX(QNMAX) gate using double pass-transistor logic(DPL) with neuron $MOS({\nu}MOS)$ threshold gate. DPL is improved the gate speed without increasing the input capacitance. It has a symmetrical arrangement and double-transmission characteristics. The threshold gates composed by ${\nu}MOS$ down literal circuit(DLC). The proposed gates get the valued to realize various multi threshold voltages. In this paper, these circuits are used 3V power supply voltage and parameter of 0.35um N-Well 2-poly 4-metal CMOS technology, and also represented HSPICE simulation results.

• Journal of Satellite, Information and Communications
• /
• v.9 no.3
• /
• pp.86-90
• /
• 2014

A DC-DC Converter operates in CCM(Continuous Coundcution Mode), DCM(Discontinuous Conduction Mode), CRM(Critical Conduction Mode). The CRM is boundary between CCM and DCM. If a DC-DC converter is designed to operate in CRM, its inductor volume can decrease and power loss which caused by switch and diode can decrease. In this paper, the DC-DC converter which operates in CRM is applied to a solar array regulator(SAR) for the satellite. The switching frequency of the CRM boost SAR changes according to input and output condition. The switching frequency limit logic is applied to limit the maximum switching frequency. Meanwhile, the small signal transfer function of the CRM boost SAR is simple, so the controller design is also simple. In this paper, the small signal transfer function from control reference to solar array voltage is induced. And the voltage controller is designed based on the small signal transfer function. Finally, the CRM boost SAR is verified by simulation.

• The Transactions of the Korean Institute of Electrical Engineers
• /
• v.43 no.6
• /
• pp.869-876
• /
• 1994

This paper presents an efficient method to calculate voltage collapse point and to avoid voltage instability. To evaluate voltage stability in power systems, it is necessary to get critical loading points. For this purpose, this paper uses linear programming to calculate efficiently voltage collapse point. Also, if index value becomes larger than given threshold value, voltage stability is improved by compensation of reactive power at selected bus. This algorithm is verified by simulation on the IEEE 14-bus sample system.

• Proceedings of the KIEE Conference
• /
• 2000.07b
• /
• pp.804-806
• /
• 2000

동일한 임계전류 특성을 갖는 Bi-2223 테이프에 전력기기의 실제 응용에서 발생되는 큰 사고전류를 고려한 임계전류보다 큰 과임계전류를 흘렸을 때 테이프의 온도상승 및 저항 특성을 중요한 인자에 대해 조사하였다. 냉각이 좋은 즉 비절연 테이프의 경우 온도상승은 없고, 표피효과에 의한 저항의 증가도 없고, 특히 비절연 테이프의 경우 과도 및 정상 상태 저항이 동일한 반면 절연 테이프의 경우 매우 상이하고, 전기절연 길이를 전압탭보다 길게만 해주면 길이에 무관하게 온도상승 및 저항이 동일하였으며 마지막으로 모재의 저항율이 상이하여도 임계전류만 동일하면 온도상승 및 저항은 유사함을 알 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.181-182
• /
• 2014

본 논문에서는 동기 정류 스위치를 사용한 임계 도통 모드 부스트 PFC 컨버터의 디지털 제어 기법을 제안한다. 상태 궤적 분석을 통해 입력전압 전 범위의 영전압 스위칭 조건을 구하였으며, 총 입력 전하 분석을 통하여 높은 역률을 위한 스위치 추가 온-타임을 도출하였다. 제안하는 제어 기법은 디지털 제어기를 이용한 $230V_{rms}$ 입력, 400V/200W 출력 프로토타입에서 타당성을 입증하였다. 그 결과 동기 정류기를 이용한 임계 도통 모드 부스트 PFC 컨버터는 높은 역률 및 효율을 갖는다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.199-200
• /
• 2014

본 논문에서는 저 용량에서 많이 사용되는 임계 도통 모드 부스트 역률 보상 회로의 새로운 제어 방법을 제안한다. 제안하는 제어 방법은 임계 도통 모드로 동작 시에 회로의 주요 파형들을 수식적으로 분석하여 입력 전류가 입력 전압을 추종할 수 있는 최적의 온-시간을 도출하는 방식이다. 100W 급 하드웨어를 통하여 제안하는 제어 방법의 실험 결과를 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.2235-2236
• /
• 2008

본 논문에서는 초전도 전류제한기의 전압, 전류 등급증대를 위한 방안으로 자기결합을 이용한 초전도 전류 제한기의 특성을 분석하였다. 1차 코일과 초전도 소자가 연결된 2차 코일이 자기적으로 결합된 구조로서 사고가 발생되면 초전도 소자에 흐르는 전류가 임계전류 값을 넘게 될 경우 초전도 소자의 ��치로 인한 저항 발생으로 사고 전에 억제되었던 철심내부 자속이 발생하여 각 코일에 전압이 유기되며 이로 인해 사고 전류가 제한되는 특성을 가지고 있다. 자기결합을 이용한 초전도 전류 제한기의 용량을 증대시키기 위해서는 초전도 전류제한기의 2차권 선수를 작게 하는 것이 각 초전도 소자들의 전압부담을 균일하게 유지하고, 발생저항을 작게 하여 소자의 전력부담을 줄일 수 있다는 것을 확인하였다.

• The KIPS Transactions:PartA
• /
• v.15A no.5
• /
• pp.243-248
• /
• 2008

This paper proposes a low-power carry look-ahead adder using multi-threshold voltage CMOS. The designed adder is compared with conventional CMOS adder. The propagation delay time is reduced by using low-threshold voltage transistor in the critical path. Also, the power consumption is reduced by using high-threshold voltage transistor in the shortest path. The other logic block is implemented with normal-threshold transistor. Comparing with the conventional CMOS circuit, the proposed circuit is achieved to reduce the power consumption by 14.71% and the power-delay-product by 16.11%. This circuit is designed with Samsung $0.35{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Journal of IKEEE
• /
• v.22 no.1
• /
• pp.180-184
• /
• 2018

Gallium oxide ($Ga_2O_3$) and silicon carbide (SiC) are the material with the wide band gap ($Ga_2O_3-4.8{\sim}4.9eV$, SiC-3.3 eV). These electronic properties allow high blocking voltage. In this work, we investigated the characteristic of $Ga_2O_3$ and 4H-SiC vertical depletion-mode metal-oxide-semiconductor field-effect transistors. We demonstrated that the blocking voltage and on-resistance of vertical DMOSFET is dependent with structure. The structure of $Ga_2O_3$ and 4H-SiC vertical DMOSFET was designed by using a 2-dimensional device simulation (ATLAS, Silvaco Inc.). As a result, 4H-SiC and $Ga_2O_3$ vertical DMOSFET have similar blocking voltage ($Ga_2O_3-1380V$, SiC-1420 V) and then when gate voltage is low, $Ga_2O_3-DMOSFET$ has lower on-resistance than 4H-SiC-DMOSFET, however, when gate voltage is high, 4H-SiC-DMOSFET has lower on-resistance than $Ga_2O_3-DMOSFET$. Therefore, we concluded that the material of power device should be considered by the gate voltage.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.4
• /
• pp.70-76
• /
• 1999

Analytic model for punchthrough limited breakdown voltage of cylindrical junction is presented as a function of the epitaxial layer thickness and the critical depletion width of the cylindrical junction in nonpunchthrough cases. All the expressions for the distances, electric fields and potentials are normalized, allowing quick determination of the corresponding breakdown voltages. The calculated results are in good agreement with the simulations obtained from two dimensional device simulation program MEDICI.