• 한국융합학회논문지
• /
• 제8권8호
• /
• pp.9-15
• /
• 2017

반도체 집적 기술의 발전으로 중앙처리장치 및 저장장치가 소형화되고 성능이 빠르게 발전되면서 고성능 컴퓨팅(High Performance Computing) 분야에서 인터커넥션 네트워크가 전체 시스템의 성능을 결정하는데 더욱 중요한 요소가 되고 있다. 본 논문에서는 고성능컴퓨팅 분야에서 사용되는 인터커넥션 네트워크 기술 동향을 분석하였다. 2017년 6월 기준 슈퍼컴퓨터 Top 500에서 가장 많이 사용하고 있는 인터커텍트는 인피니밴드이다. 최근 이더넷은 40/100Gbps 기가비트 이더넷 기술의 등장으로 인피니밴드 다음으로 높은 점유율을 보이고 있다. 지연(latency) 성능이 인피니밴드에 비해 떨어지는 기가비트 이더넷은 비용 대비 효율을 중시하는 중형급 데이터 센터에서 선호하고 있다. 또한 고성능을 요구하는 최상위 HPC 시스템들은 기존의 이더넷, 인피니밴드 기술에서 벗어나, 자체적인 인터커넥트 네트워크를 도입하여 시스템의 성능을 극대화 하는 노력을 하고 있다. 향후 고성능 인터커넥트 분야는 전기 신호기반 데이터 통신에서 한 단계 도약하여, 빛으로 데이터를 주고받는 실리콘 반도체 기반 광송수신 기술이 활용될 것으로 예상된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2017년도 춘계학술발표대회
• /
• pp.68-70
• /
• 2017

KISTI 슈퍼컴퓨터 4호기 Tachyon2는 SUN Blade 6275 시스템을 기반으로 구성된 초병렬 컴퓨팅 시스템으로 이론최고성능(Rpeak) 300TFlops를 보이고 있으며 3,200대의 컴퓨팅 노드와 인프라 노드로 구분된다. Tachyon2 시스템은 국내 산학연 연구자들을 위한 공공 목적의 시스템으로 만여 명의 사용자와 200여개의 기관이 사용 중에 있다. 이런 슈퍼컴퓨터와 같은 대형 HPC 환경에서는 대규모의 사용자 작업을 원활하게 수행하기 위해서는 IB의 안정성이 우선적으로 보장되어야 한다. 본 논문에서는 Tachyon2 시스템에서 발생하는 IB 상태를 파악하고 관리하기 위한 자동화 도구를 개발하였다. 이로써 인터커넥션의 상태를 주기적으로 모니터링 할 수 있고, 장애내역 또한 신속하게 파악할 수 있다.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.78-89
• /
• 2013

본 논문은 전 병렬구조를 기반으로 고속으로 동작하며 다중 모드를 지원하는 quasi-cyclic (QC) low-density parity-check(LDPC) 복호기를 제안한다. 제안하는 QC-LDPC 복호기는 고속 throughput을 지원하기 위하여 전 병렬구조를 기반으로 설계되었다. 전 병렬구조를 사용함에 따라 발생하는 인터커넥션의 복잡도 문제는 broadcasting 기반의 sum-product 알고리즘의 사용과 저복잡도 순환 쉬프트 네트워크를 제안함으로써 해결하였다. 또한, 전 병렬구조에서 체크 노드 프로세서와 변수 노드 프로세서의 사용량이 많아 발생하는 복잡도 문제를 제안하는 결합된 체크 및 변수 노드 프로세서를 통하여 해결하였다. 제안하는 QC-LDPC 복호기는 라우팅 방식의 인터커넥션 네트워크, 다중 모드를 지원하는 결합된 체크 및 변수 노드 프로세서와 순환 쉬프트 네트워크를 통하여 다중 모드를 지원할 수 있다. 제안하는 QC-LDPC decoder는 100 MHz 클락 주파수로 동작하며, 다중 모드를 지원하고 (1944, 1620) QC-LDPC 부호에 대해서 8.1 Gbps의 throughput을 지원한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제6권3호
• /
• pp.105-112
• /
• 2017

PCI Express는 고속, 저전력 등의 특성으로 인하여 프로세서와 주변 I/O 장치들을 연결하는 업계 표준의 버스 기술이다. PCI Express는 최근 고성능 컴퓨터나 클러스터/클라우드 컴퓨팅 등의 분야에서 시스템 인터커넥션 네트워크로서 그 활용가능성을 검증하고 있는 추세이다. PCI Express가 시스템 인터커넥션 네트워크로서 활용가능하게 된 계기는 PCI Express에 NTB(non-transparent bridge) 기술이 도입되면서부터이다. NTB 기술은 물리적으로 두 PCI Express subsystem을 연결가능하도록 하지만, 필요할 경우 논리적인 격리(isolation)를 제공하는 특징이 있다. 또한, PGAS(partitioned global address space)와 같은 공유 주소 공간(shared address space) 프로그래밍 모델은 최근 멀티코어 프로세서의 보편화로 인하여 병렬컴퓨팅 프레임워크로 각광받고 있다. 따라서, 본 논문에서는 차세대 병렬컴퓨팅 플랫폼을 위하여 PCI Express 환경에서 OpenSHMEM을 구현하기 위한 초기 OpenSHMEM API를 설계 및 구현하였다. 본 연구에서 구현한 15가지 OpenSHMEM API의 정확성을 검증하기 위해서 Github의 openshmem-example 벤치마크의 수행을 통하여 확인하였다. 현재 시중에서는 PCI Express 기반 인터커넥션 네트워크는 가격이 매우 비싸고 아직 일반인이 사용하기 용이하도록 NIC형태로 널리 보급되지 않은 실정이다. 이러한 기술개발 초기단계에서 본 연구는 PCI Express 기반 interconnection network를 RDK(evaluation board) 수준에서 실제로 동작하는 실험환경을 구축하고, 여기에 추가로 최근 각광받는 OpenSHMEM software stack를 자체적으로 구현하였다는 데 의의가 있다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (3)
• /
• pp.30-32
• /
• 1998

멀티프로세서 시스템을 설계할 경우에는 공유메모리 구조와 메시지 전달방법의 두 가지의 패러다임을 바탕으로 하게 된다. 데이터 분할과 동적 부하 분산 문제를 단순화시틸 수 있으며 확장성을 용이하게 지원하는 장점을 가지고 있는 공유메모리 구조의 멀티프로세서 시스템에서 각 프로세서가 자신의 전용 캐시를 가지는 경우에는 메인 메모리와 이러한 전용 캐시내에 존재하는 데이터사본간에 일관성 문제가 발생한다. 본 논문에서는 일관성 유지를 위해 제안되어 있는 여러 알고리즘 중 처리 노드와 고대역 저지연 인터커넥션 네트워크로 구성되는 공유메모리 구조의 멀티프로세서 프로토타입인 DASH 프로토콜을 지원하기 위한 전용 버스 시스템을 완전 개방형인 IEEE Futurebus+ 스탠다드에 준비하여 설계한 다음, 이 시스템이 DASH 프로토콜을 지원하려 캐시의 일관성을 유지하기 위해 필요한 각종 행동과 기존의 범용 버스 시스템이 수행하는 행동의 병렬 처리를 지원할 수 있음을 시뮬레이션으로 증명한다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1842-1850
• /
• 1997

이 논문은 멀티스테이지 역 셔플익스체인지 네트워크에서 하나의 새로운 재정돈 알고리즘을 제안한다. 대칭성 멀티스테이지에 있어서 재정동성을 위한 가장 잘 알려진 스테이지의 최저 경계는 2logN-1이다. 그러나, 지금까지 비대칭성 멀티 스테이지에 있어서 재정돈성이 증명된 사실은 없다. 현재, 비대칭성 멀티스테이지에 있어서 재정돈성에 있어서 최상의 경계는 3logN-3이다. 따라서, 이 논문에서 모든 임의의 $N{\le}16$인 퍼뮤테이션에 대하여 멀티스테이지 역 셔플익스체인지 인터커넥션 네트워크의 재정돈성을 설정한다. 이러한 재정돈성은 일련의 재정돈 가능한 네트워크에 있어서 위상적 동일성을 유지하고 중간 스테이지에 하나의 스테이지를 첨가하여 그 스위치를 제안된 알고리즘을 적용하여 결정함으로서 전체적으로 감소된 크기의 네트워크를 허용하도록 설정한다. 결과적으로 이 논문은 역 셔플익스체인지 네트워크를 재정돈성에 있어서 $N{\le}16$의 경우 최상의 경계 2logN을 가능하게 하고, 입력의 수가 증가하는 N>16의 경우 가능성을 보여준다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.68-75
• /
• 2016

다중 프로세서 시스템-온-칩(Multi-Processor SoC, MPSoC)에서의 코어 및 IP 개수 증가 추세에 따라 병렬처리와 확장성에 유리한 인터커넥션 구조인 네트워크-온-칩(Network-on-Chip, NoC)이 등장하였다. 하지만 기존 IP를 재활용하기 위해서는 버스 프로토콜과 호환가능한 NoC에서의 지연시간을 최적화하기 위한 연구가 필요하다. 본 논문에서는 버스 프로토콜 호환 가능한 NoC 설계 시, 버스 프로토콜에서 특성이 다른 다수의 트랜잭션 단계에서 유발되는 홉 수와 경로 충돌의 대립관계로 인해 지연시간이 증가하는 문제를 주소 및 데이터 네트워크로 분리 설계함으로써 해결하였다. 모의실험으로 벤치마크 어플리케이션과 무작위 생성한 어플리케이션에서의 실험 결과를 통해 Mesh구조와 TopGen의 비정형 토폴로지와 비교했을 때, 평균 지연시간은 19.46% 및 실행시간은 10.55% 감소하였다.

• 한국통신학회논문지
• /
• 제29권11B
• /
• pp.946-955
• /
• 2004

드브르젼 그래프(dBG: de Bruijn graph)는 병렬 계산을 위한 구조나 인터커넥션 네트워크 설계에 사용되고 있다. dBG 지향 라우팅 알고리즘은 고장포용(fault tolerance) 라우팅과 최단 경로 라우팅에 포함되어 연구되고 있지만, 아직까지 dBG에서 고장 노드를 포함하지 않는 최단 경로(FFSP) 프로토콜에 대한 연구는 없는 실정이다. 네트워크는 계속하여 그 크기가 커지기 때문에 현실적으로 네트워크 장애는 피할 수 없는 일이 생기게 된다. 더욱이, 그러한 네트워크 장애에 대비하여 보통의 라우팅 알고리즘은 긴 지체 시간과 낮은 처리량 그리고 높은 트래픽을 발생시키게 된다. 본 논문은 양방향 드브르젼 그래프(BdBG)에 기반을 두고 네트워크 장애가 존재하는 상태에서의 두 가지 라우팅 알고리즘에 대하여 제안한다. 첫 번째는 알고리즘은 네트워크에 연결된 상태로 네트워크의 결함 노드가 존재할 경우에도 항상 최단거리 경로로 도달하게 하는 알고리즘이다. 두 번째 알고리즘은 첫 번째 알고리즘에 비해 최단 거리 경로를 찾아내는 성능을 높인 알고리즘이다. 두 알고리즘의 성능 평가 항목으로 경로 길이 측정과 이산 집합(Discrete Set: DS)의 크기를 정의하여 다른 알고리즘과 성능 평가를 비교하였으며, 성능 평가 결과 제안한 알고리즘들은 dBG 기반을 둔 실제 네트워크를 위한 라우팅에 적합하다는 결론을 얻었다.