• 전자공학회논문지SC
• /
• 제48권5호
• /
• pp.66-73
• /
• 2011

SWI 함수의 다중 호출과 매개변수의 효율적인 전달방법으로 일반적인 소프트웨어 인터럽트의 사용방법의 문제점을 해결하고자 한다. 소프트웨어 인터럽트는 강제로 소프트웨어적인 인터럽트를 발생하여 시스템 함수를 호출하거나 시스템 리소스를 사용하기 위해 이용되기 때문에 무분별한 접근들로부터 보호되어야 하지만, SWI명령어의 제한된 사용방식으로 효율적인 처리가 어렵다. 본 논문에서는 이를 해결하기위한 SWI의 Nested Call과 SWI의 서비스 루틴에 매개변수를 효율적으로 전달하는 방식을 설계하고 구현하였다. 즉, 단일 호출방식에서 다중 호출방식으로, 좀 더 유연하게 호출할 수 있도록 하였고, 두 가지 매개변수 이용 방식의 장단점을 비교분석하였다. 두 매개변수 이용 방식의 가장 큰 차이점은 속도와 가독성이다. 비록 스택 포인터 얻는 방식이 가독성이 매우 뛰어난 장점을 보였지만 많은 오버헤드를 발생시켰다. 이에 반해, 스택 포인터 전달 방식은 오버헤드의 발생을 줄여 속도적인 측면에서 약 19 %의 효율성을 보였다.

• 전자공학회논문지CI
• /
• 제45권6호
• /
• pp.94-105
• /
• 2008

ZigBee 통신기반의 네트워크 임베디드 시스템을 위한 많은 플랫폼들이 개발되어 왔으며 TinyOS와 같은 소형 운영체제가 탑재되어 다양한 주변장치를 통해 네트워킹, 정보수집, 명령 수행 등 다양한 기능들을 효율적으로 구현할 수 있도록 하고 있다. 새로운 플랫폼에 운영체제를 이식하는 과정에서는 계수기와 같이 중요한 특정 하드웨어 장치가 운영체계에서 요구하는 기능이 부족하다면 소프트웨어 및 다른 하드웨어 장치로 해당 기능을 구현해야 한다. 본 논문은 먼저 계수기에 비교기 인터럽트 기능이 없는 플랫폼에서 운영체계의 요구 기능을 만족하는 다중 시스템 타이머를 구현하는 기법을 제안한다. 또한, 이식과정에서 예측하기 어려운 오류가 주입될 수 있기 때문에 이에 따라 발생하는 수많은 오동작에 대처해야 할 것이다. 불행히도 TinyOS에는 하드웨어의 인터럽트에 의해 구동되는 수많은 비동기 처리가 필요한 반면 새로운 플랫폼에는 탑재된 하드웨어 각각에 대한 모델이 확립되지 않아 시뮬레이터가 미리 제공되지 못한다. 본 논문은 이러한 열악한 상황에서 사용할 수 있는 새로운 디버깅 기법을 제안한다. 이 방법은 레이디오펄스(주)의 MG2400과 MG2455에 TinyOS 2.0을 이식하는 과정에서 발생한 이슈들과 원인을 찾아내는데 사용되어 그 실용성을 입증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제25권6호
• /
• pp.17-23
• /
• 2020

본 논문에서는 자동화 설비 장비의 HMI와 PLC간 RS232 통신 시에 발생하는 실시간 데이터 프레임의 수집을 위하여, 별도의 HMI 혹은 PLC의 수정 없이 MCU를 통하여 실시간 정보 데이터 프레임을 스니핑 함으로서, 사용자가 PLC, HMI 시스템의 수정 작업에 종속되지 않고 데이터를 수집할 수 있는 방법을 제안한다. 사용자는 스니핑 데이터로부터 파싱작업을 통하여 필요한 정보를 수집하고 해당 스니핑 프레임을 목적지로 송신함으로서 본래의 통신 인터페이스를 유지한다. RS232 통신규격으로 MCU의 UART통신 인터페이스 회로를 물리적으로 설계하고, 더불어 MCU내부 DMA장치를 사용함으로서 인터럽트기반 시스템 보다 효율을 개선한다. 또한 환형큐를 사용하여 DMA인터럽트 서비스 루틴의 작업과 메인 스레드의 작업을 논리적으로 분리함으로서 데이터 프레임 IO 작업 처리를 수행한다. 이 방법을 통하여, 사용자는 RS232 규격으로 HMI, PLC간 스니핑 데이터 프레임을 수신하고 PLC와 HMI 간의 프레임 전송이 원래의 목적지에 정상적으로 도착하며 PLC와 HMI의 추가적인 수정 없이 데이터 프레임을 스니핑 함으로서 사용자 시스템에 정상적으로 도착함을 확인할 수 있다.

• 한국음향학회지
• /
• 제20권1호
• /
• pp.56-61
• /
• 2001

본 논문은 비동기 방식의 IMT-2000 단말기용 ASIC (주문형 집적회로)에 포함되는 음성부호화기 알고리즘인 AMR(Adaptive Multi Rate) 보코더의 실시간 구현에 관한 것이다. 구현된 AMR 보코더는 12.2kbps에서 4.75kbps까지 8가지의 다중 비트율을 가지고 있으며, 인코더와 디코더 기능 외에 VAD (Voice Activity Detection) 블록과 SCR (Source Controlled Rate operation) 블록 등의 부가기능 및 시스템과의 접속 처리를 위한 프레임 구성 기능도 구현되어 있다. AMR 보코더를 구현하기 위하여 설계된 DSP (디지털 신호처리기)는 TeakLite 코어를 기반으로 하여 메모리 블록, 직렬접속 블록, CPU와의 접속을 위한 레지스터 파일 블록, 인터럽트 제어회로 등으로 구성된 16비트 고정 소수점형 DSP이다. 실시간 구현 방법에서는 메모리의 효율적인 관리를 통하여 계산량을 최적화하여 최대 동작 계산량을 약 24MIPS로 줄였으며, 구현된 AMR 보코더는 3GPP의 표준 시험 벡터를 모두 통과하여 검증을 완료하고, 실시간 보드 시험에서도 안정적으로 동작하는 것이 확인되었다.

• 전자공학회논문지SC
• /
• 제41권5호
• /
• pp.49-56
• /
• 2004

완전 이식형 인공중이 시스템을 위한 음성 신호처리 및 제어 모듈을 소형 마이크로컨트롤러를 사용하여 저전력형으로 설계 하였다 설계된 모듈은 입력되는 음성신호를 난청자의 역치에 맞추어 이득을 조정하는 등의 신호처리를 수행함과 동시에 체내 이식부의 제어를 수행하게 된다. 설계된 마이크로컨트롤러는 전원이 켜지면 사용자의 청력 손실에 맞추어서 주파수별로 차등 되는 이득을 주도록 실시간으로 음성신호를 처리하게 된다. 그러나 체외에서 제어신호가 입력될 경우 수신된 제어 신호에 의해 마이크로컨트롤러는 인터럽트 서브루틴을 수행하여 전원 제어, 볼륨 조절과 같은 제어 명령을 수행한 후 다시 음성 신호를 처리하도록 하였다. 설계된 모듈을 구현한 후 구현된 시스템의 동작을 실험을 통하여 확인하였다.

• 대한기계학회논문집 C: 기술과 교육
• /
• 제4권1호
• /
• pp.63-71
• /
• 2016

최근에 기계공학 교육에서 메카트로닉스 교육의 중요성은 많이 인식되고 있으나, 일반적으로 장비가 갖춰진 실험실에서만 실험실습교육이 이루어지고 있어, 학생들이 집에서 실습해 볼 수 없는 불편함이 있어왔다. 본 논문에서는 5V 소형전원, 브레드보드, 마이크로컨트롤러 및 각종 전자칩류, 스텝모터, 전기소자류, LED 등 소형 휴대용장비와 학생의 PC 를 활용하여, 디지틀논리회로, 7-LED 구동, 사각파신호생성, 마이크로컨트롤러 어셈블리 및 C 프로그래밍, 타이머 인터럽트, 스텝모터 구동 등을 실험실습하는 교육에 대해 소개한다. 개발된 강좌에서는 내용강의와 더불어 실험실습을 병행하되, 학생들에게 편리하고 값싸게 실험실습을 수행할 수 있는 환경을 제공하여, 학생들이 집에서 실험실습을 예습 및 복습할 수 있게 하였다.

• 대한전자공학회논문지TC
• /
• 제43권1호
• /
• pp.121-126
• /
• 2006

본 논문은 9.6kbps 무선 통신용 DSSS CDU방식의 모뎀을 설계 및 제작하였다 개발된 모뎀은 마이크로프로세서에서 신호를 주고받을 수 있도록 범용 인터페이스를 제공한다. 인터페이스는 8비트 데이터버스와 칩 Enable, R/W, 및 인터럽트 핀으로 구성하였다. 송신은 먼저 외부로 8비트 병렬 데이터를 받아 시리얼 데이터로 변환하고 모뎀 내부에서 8 비트 PN-code를 생성하여 Direct Sequence 방식으로 데이터를 76.Bkcps로 확산하여 전송한다 그리고 송수신기의 동기를 위해 8비트 훈련시퀀스를 데이터 프레임 헤드에 첨부하였다. 수신기의 경우 수신된 76.8kcps의 확산된 데이터에서 먼저 PN코드 동기를 찾아낸 후 훈련시퀀스를 이용하여 데이터 동기를 얻어낸다. 이를 위해 Early and Late방식을 이용하였다. 본 논문의 모뎀은 Xilinx FPGA 보드로 구현 및 검증된 후 Hynix $0.25{\mu}m$ CMOS 공정을 이용하여 ASIC 칩으로 제작되었으며, DSSS를 이용한 다중사용자 방식을 사용하였다.

• 한국산학기술학회논문지
• /
• 제17권5호
• /
• pp.269-274
• /
• 2016

본 연구는 호퍼와 같은 공정에서 필연적으로 발생하는 스케일 또는 막힘 현상을 방지하기 위해 적용할 수 있는 저주파 전자해머 구동 시스템의 개발에 관한 것이다. 전자기계식 hammering 구동 방식은 진동과 충격량을 동시에 발생시키는 방식으로, 본 논문에서는 전자해머의 특성을 고찰하기 위하여 전자해머에 장착된 직/병렬 스프링 상수 해석을 하였고 발생에너지는 E코어에 부착된 스프링 상수가 모두 같을 경우에 계산된 등가 스프링 상수와 E코어와 I코어 사이의 동작 변위의 곱으로 계산할 수 있음을 보였다. 또한 전자해머의 충격량을 최대화하기 위하여 맥동파 구동 알고리즘을 적용하였으며, 이 알고리즘은 논리 AND 연산과 마이크로 콘트롤러(atmega128)의 타이머 인터럽트와 PWM 기능을 사용하여 구현하였다. 전자해머의 구동회로는 IGBT로 구성된 H-브리지 방식으로 설계하였고, 가속도계 측정법으로 개발한 전자 해머 시스템의 성능을 검증하였다. 실험 결과 제안한 시스템이 기계적 에너지를 양호하게 발생시킬 수 있으며, 호퍼와 같은 공정에 적용할 수 있음을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권5호
• /
• pp.271-281
• /
• 2007

임베디드 운영체제에서의 실시간성 지원은 현대 임베디드 시스템에서 추가사항이 아니라 필수사항이다. 이러한 임베디드 운영체제가 사용되는 시스템의 실시간성 지원을 충족하기 위해서는 시스템 내 실시간성이 요구되는 태스크들의 스케줄링 가능성 여부가 중요하며, 이를 시스템 수행 전 검증해야 할 필요가 있다. 스케줄링 가능성 분석에서 핵심적인 부분 중의 하나는 태스크의 최악실행시간을 구하는 것이다. 기존의 최악실행시간 분석도구들은 일반적인 응용 태스크 즉, 응용 프로그램의 최악실행시간을 위주로 분석하였기 때문에 응용 프로그램들이 운영체제에 의해 스케줄링시 영향을 받는 운영체제의 스케줄링 관련 프리미티브들(스케줄러, 인터럽트 서비스 루틴등)에 대한 고려는 전혀 하지 않고 있다. 본 논문에서는 임베디드 운영체제 중에 널리 사용하고 있는 임베디드 리눅스가 사용되는 임베디드 시스템에서의 스케줄링 관련 프리미티브들을 고려하는 최악실행시간 분석 도구를 설계하고 구현한다. 이 분석도구는 일반적인 응용 프로그램 뿐만 아니라 임베디드 리눅스 커널내의 스케줄링에 영향을 미치는 관련 프리미티브들의 최악실행시간을 분석하여 스케줄링 분석의 정확성을 더욱 더 높인다. 이 도구는 현재 임베디드 환경에서 통합개발환경으로 제작된 이클립스(Eclipse)의 플러그인 형태로 개발되어 어떠한 플랫폼에서도 동작 가능하고 사용자가 사용하기에 편리한 인터페이스 및 기능을 제공할 수 있도록 구현한다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.21-30
• /
• 1998

본 논문에서는 FPGA를 이용하여 산업용 구동장치로 널리 사용되고 있는 유도 전동기의 디지털 전류 제어시스템을 구현하였다. 이를 위해 VHDL을 이용하여 FPGA를 설계하였으며 이 FPGA는 PWM 발생부, PWM 보호부, 회전속도 검출부, 프로그램 폭주 방지부, 인터럽트 발생부, 디코더 로직부, 신호 지연 발생부 및 디지털 입·출력부로 각각 구성되어있다. 본 FPGA의 설계시 고속처리의 문제점을 해결하기 위해 클럭전용핀을 활용하였으며 또한 40 MHz에서도 동작할 수 있는 삼각파를 만들기 위해 업다운 카운터와 래치부를 병렬 처리함으로써 고속화하였다. 특히 삼각파와 각종 레지스터를 비교 연산할 때 많은 팬아웃 문제에 따른 게이트 지연(gate delay) 요소를 줄이기 위해 병렬 카운터를 두어 고속화를 실현하였다. 아울러 삼각파의 진폭과 주파수 및 PWM 파형의 데드 타임 등을 소프트웨어적으로 가변 하도록 하였다. 이와 같은 기능들을 FPGA로 구현하기 위하여 퀵로직(Quick Logic)사의 pASIC 2 SpDE와 Synplify-Lite 합성툴을 이용하여 로직을 합성하였다. 또한 Verilog HDL 환경에서 최악의 상황들(worst cases)에 대한 최종 시뮬레이션이 성공적으로 수행되었다. 아울러 구현된 FPGA를 84핀 PLCC 형태의 FPGA로 프로그래밍 한 후 3상 유도전동기의 디지털 전류 제어 시스템에 적용하였다. 이를 위해 DSP(TMS320C31-40 MHz)와 FPGA, A/D 변환기 및 전류 변환기(Hall CT) 등을 이용하여 3상 유도 전동기의 디지털 전류 제어 시스템을 구성하였으며, 디지털 전류 제어의 효용성을 실험을 통해 확인하였다.