• Title/Summary/Keyword: 이진체

Search Result 452, Processing Time 0.027 seconds

Development of Hardware Modules for Elliptic Curve Cryptosystems based on Binary Field and Optimal Extension Field (이진체와 확장체에 기반한 타원곡선 암호시스템의 하드웨어 모듈 개발)

  • 전향남;정필규;김동규
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2003.11a
    • /
    • pp.158-161
    • /
    • 2003
  • 1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 유한체 위에서 정의된 타원곡선 군에서의 이산대수 어려움에 기초한다. 타원곡선 암호시스템은 다른 공개키 시스템에 비해 보다 짧은 길이의 키만으로도 동일한 수준의 안전도를 유지할 수 있다는 장점으로 인하여, 스마트카드나 모바일 시스템 등에서와 같이 메모리와 처리능력이 제한된 하드웨어에도 이식 가능한 장점이 있다. 본 논문에서는 타원곡선 암호시스템에 필요한 유한체 연산을 이진체(Binary Finite Field)인 GF(2$^{193}$ )과 OEF(Oprimal Extension Field) 상에서 VHDL 언어를 사용하여 구현을 하였고 각 연산의 성능을 비교하였다.

  • PDF

Binary Image Trimming using Chain Code (체인 코드를 이용한 이진 영상 트리밍)

  • Jung, Min-Chul
    • Proceedings of the KAIS Fall Conference
    • /
    • 2007.05a
    • /
    • pp.216-219
    • /
    • 2007
  • 본 논문에서는 영상 인식을 위해 그레이 레벨로 획득된 영상을 이진화할 때 발생되어 패턴의 윤곽선을 울퉁불퉁하게 만드는 랜덤 노이즈를 제거하기 위한 방법으로 체인 코드 트리밍(chain code trimming) 을 제안한다. 제안된 방법은 패턴의 외부 윤곽선과 내부 윤곽선의 체인 코드 분석을 통해 랜텀 노이즈의 체인 코드를 제거, 교정함으로서 이루어진다. 실험에서는 트리밍을 사용하기전과, 단순 트리밍을 한 경우, 체인 코드 트리밍을 한 경우를 서로 바로, 분석한다. 실험 결과는 패턴에 첨부되었던 랜덤 노이즈가 모두 성공리에 제거된 것을 보인다.

  • PDF

Applications of XML based Object Model for flexible binary data processing (데이터 변경에 유연한 이진 데이터 처리를 위한 XML 기반 객체 모델의 적용 방법)

  • Lee, Yong-Heon;Shim, Jun-Yong;Kim, Sae-Hwan
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2011.04a
    • /
    • pp.1426-1428
    • /
    • 2011
  • 컴퓨터에서 사용하는 데이터의 기본 단위는 2진수 형식으로 표현되는 이진(binary) 데이터이며 이는 CPU 연산에서부터 이기종간 네트워크 통신에 이르기까지 폭넓은 영역에서 사용되고 있다. 이진데이터를 처리하는 소프트웨어를 개발하기 위하여 다양한 원시타입(Primitive Type)을 사용하는 프로그래밍 언어가 사용되는데, 일반적으로 이러한 프로그래밍 언어를 통한 개발은 소스코드에 구조체, 공용체 및 클래스로 이진 데이터를 정적으로 정의함으로써 추후 데이터 변경에 대한 유연성이 떨어지는 문제가 존재한다. XML 기반의 객체 모델은 프로그래밍 언어에서 사용되는 모든 타입 및 이진 데이터 구성 형식을 제공하고 이를 통해 이진 데이터를 동적으로 관리함으로써 이러한 유연성의 문제를 해결하고 있으며 실제 이진 데이터를 사용하는 분야에 적용할 수 있다.

Efficient Bit-Parallel Polynomial Basis Multiplier for Repeated Polynomials (반복 기약다항식 기반의 효율적인 비트-병렬 다항식 기저 곱셈기)

  • Chang, Nam-Su;Kim, Chang-Han;Hong, Seok-Hie
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.19 no.6
    • /
    • pp.3-15
    • /
    • 2009
  • Recently, Wu proposed a three small classes of finite fields $F_{2^n}$ for low-complexity bit-parallel multipliers. The proposed multipliers have low-complexities compared with those based on the irreducible pentanomials. In this paper, we propose a new Repeated Polynomial(RP) for low-complexity bit-parallel multipliers over $F_{2^n}$. Also, three classes of Irreducible Repeated polynomials are considered which are denoted, respectively, by case 1, case 2 and case3. The proposed RP bit-parallel multiplier has lower complexities than ones based on pentanomials. If we consider finite fields that have neither a ESP nor a trinomial as an irreducible polynomial when $n\leq1,000$. Then, in Wu''s result, only 11 finite fields exist for three types of irreducible polynomials when $n\leq1,000$. However, in our result, there are 181, 232, and 443 finite fields of case 1, 2 and 3, respectively.

FPGA Design of Modified Finite Field Divider Using Extended Binary GCD Algorithm (확장 이진 GCD 알고리듬을 이용한 개선된 유한체 나눗셈 연산기의 FPGA 설계)

  • Park, Ji-Won;Kang, Min-Sup
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2011.11a
    • /
    • pp.925-927
    • /
    • 2011
  • 본 논문에서는 확장 이진 최대공약수 알고리듬 (Extended Binary GCD algorithm)을 기본으로 GF($2^m$) 상에서 유한체 나눗셈 연산을 위한 고속 알고리듬을 제안하고, 제안한 알고리듬을 기본으로 한 나눗셈 연산기의 FPGA 설계 구현에 관하여 기술한다. 제안한 알고리듬은 Verilog HDL 로 기술하였고, Xilinx FPGA virtex4-xc4vlx15 디바이스를 타겟으로 하였다.

Nonlinear Shape Normalization Algorithms for Gray-Scale Handwritten Hangul Images (명도 한글 글씨 영상에서의 비선형 형태 정규화 알고리즘)

  • Kim, Sang-Yup;Kim, Dae-In;Lee, Seong-Whan
    • Annual Conference on Human and Language Technology
    • /
    • 1996.10a
    • /
    • pp.98-104
    • /
    • 1996
  • 일반적으로 비선형 형태 정규화 과정은 필기체 문자에서 발생하는 형태 변형을 보상하기 위하여 사용되며, 현재까지 이진 영상에 대한 비선형 형태 정규화 방법들이 제안되었다. 그러나 현존하는 대부분의 문자 인식 시스템은 스캐너를 통하여 입력된 명도 문자영상을 이진화하여 사용하고 있기 때문에 이진화로 인해 야기되는 물자 영상에 대한 정보 유실 및 잡영 첨가 현상이 비선형 형태 정규화 과정에 누적되어 결과적으로 좋은 특징 추출 결과를 기대하기 어려운 실정이다. 본 연구에서는 이진화에 의한 정보의 손실을 최소화시키고, 필기체 문자에서 발생하는 다양한 형태 변형을 효과적으로 보상할 수 있는 명도 영상에서의 비선형 형태 정규화 방법을 제안한다. 제안된 명도 영상에서의 비선형 형태 정규화 방법들의 성능을 객관적으로 검증하기 위하여 처리 시간 및 복잡도 등을 기준으로 평가하였으며, 다양한 명도 한글 글씨 데이터에 대한 실험을 통하여 이진 영상에서의 비선형 형태 정규화 방법에 비해 제안된 방법이 변형이 심한 한글 글씨 데이타의 품질을 개선하는데 있어서 매우 효율적임을 확인할 수 있었다.

  • PDF

Efficient Modular Reduction for NIST Prime P-256 (NIST 소수 P-256에서 효율적인 모듈러 감산 방법)

  • Chang, Nam Su
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.29 no.3
    • /
    • pp.511-514
    • /
    • 2019
  • Elliptic Curves Cryptosystem(ECC) provides the same level of security with relatively small key sizes, as compared to the traditional cryptosystems. The performance of ECC over GF(2m) and GF(p) depends on the efficiency of finite field arithmetic, especially the modular multiplication which is based on the reduction algorithm. In this paper, we propose a new modular reduction algorithm which provides high-speed ECC over NIST prime P-256. Detailed experimental results show that the proposed algorithm is about 25% faster than the previous methods.

An Area-efficient Design of ECC Processor Supporting Multiple Elliptic Curves over GF(p) and GF(2m) (GF(p)와 GF(2m) 상의 다중 타원곡선을 지원하는 면적 효율적인 ECC 프로세서 설계)

  • Lee, Sang-Hyun;Shin, Kyung-Wook
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2019.05a
    • /
    • pp.254-256
    • /
    • 2019
  • 소수체 GF(p)와 이진체 $GF(2^m)$ 상의 다중 타원곡선을 지원하는 듀얼 필드 ECC (DF-ECC) 프로세서를 설계하였다. DF-ECC 프로세서의 저면적 설와 다양한 타원곡선의 지원이 가능하도록 워드 기반 몽고메리 곱셈 알고리듬을 적용한 유한체 곱셈기를 저면적으로 설계하였으며, 페르마의 소정리(Fermat's little theorem)를 유한체 곱셈기에 적용하여 유한체 나눗셈을 구현하였다. 설계된 DF-ECC 프로세서는 스칼라 곱셈과 점 연산, 그리고 모듈러 연산 기능을 가져 다양한 공개키 암호 프로토콜에 응용이 가능하며, 유한체 및 모듈러 연산에 적용되는 파라미터를 내부 연산으로 생성하여 다양한 표준의 타원곡선을 지원하도록 하였다. 설계된 DF-ECC는 FPGA 구현을 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 22,262 GEs (gate equivalences)와 11 kbit RAM으로 구현되었으며, 최대 100 MHz의 동작 주파수를 갖는다. 설계된 DF-ECC 프로세서의 연산성능은 B-163 Koblitz 타원곡선의 경우 스칼라 곱셈 연산에 885,044 클록 사이클이 소요되며, B-571 슈도랜덤 타원곡선의 스칼라 곱셈에는 25,040,625 사이클이 소요된다.

  • PDF

Efficient Algorithms for Finite Field Operations on Memory-Constrained Devices (메모리가 제한된 장치를 위한 효율적인 유한체 연산 알고리즘)

  • Han, Tae-Youn;Lee, Mun-Kyu
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.15 no.4
    • /
    • pp.270-274
    • /
    • 2009
  • In this paper, we propose an efficient computation method over GF($2^m$) for memory-constrained devices. While previous methods concentrated only on fast multiplication, we propose to reduce the amount of required memory by cleverly changing the order of suboperations. According to our experiments, the new method reduces the memory consumption by about 20% compared to the previous methods, and it achieves a comparable speed with them.