• 제목/요약/키워드: 이득 차단 주파수

검색결과 58건 처리시간 0.032초

가변 이득 및 차단주파수 특성을 갖는 CMOS Gm-C 5차 저역통과필터 (A CMOS Gm-C 5th-order Lowpass Filter with Variable Gain & Cutoff Frequency)

  • 방준호;송제호;소병문;유인호;이우춘
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2008년도 제39회 하계학술대회
    • /
    • pp.1927-1928
    • /
    • 2008
  • 가변 이득 및 차단주파수 특성을 가지는 5차 CMOS Gm-C 필터를 설계하였다. 설계된 필터는 CMOS 차동 트랜스컨덕터들로 구성하였으며 트랜스컨덕터들은 각각 전압 조정에 의하여 트랜스컨덕턴스 값이 변환되도록 설계하였다. 가변 차단주파수 특성은 외부잡음으로 발생할 수 있는 필터 차단주파수의 변형을 보상할 수 있고 한 개의 필터로써 다중대역 수신 단에 적용할 수 있도록 하고자 하였다. HSPICE 시뮬레이션 결과, 1.5MHz$\sim$3.5MHz의 차단주파수의 조정이 가능하였고 이득은 -2.8dB$\sim$2.6dB으로의 조정이 가능하였다.

  • PDF

High-Swing Cascode 방식을 이용한 CMOS 저역통과 능동필터에 관한 연구 (A study on the CMOS Low-pass Active Filter using High-Swing Cascode Method)

  • 이근호;한태종
    • 한국통신학회논문지
    • /
    • 제26권5B호
    • /
    • pp.639-644
    • /
    • 2001
  • 본 논문에서는 저전압(2V) 동작이 가능하도록 high-swing cascode 방식을 이용한 능동소자를 제안하고, 이를 이용하여 400MHz의 차단주파수 특성을 나타내는 저역통과 능동필터를 설계하였다. 제안된 적분기는 이득특성에 영향을 주는 트랜스컨덕스값을 증가시키기 위해 CMOS 상보형 캐스코드 방식을 이용하여 구성되었다. 0.25$\mu\textrm{m}$ CMOS n-well 공정 파라미터를 이용한 Hspice 시뮬레이션 결과, 제안된 적분기는 2V 공급전압하에서 42dB의 이득값과 200MHz의 단위이득주파수 특성을 나타내었다. 또한 이를 이용하여 설계된 저역통과 능동필터는 400MHz의 차단주파수 특성을 나타내고 368MHz에서 416MHz까지 튜닝이 가능하였다.

  • PDF

제로 위상을 갖는 광대역 저역통과 MAXFLAT FIR 필터 설계를 위한 새로운 폐쇄형 전달 함수 (A New Closed-form Transfer Fuction for the Design of Wideband Lowpass MAXFLAT FIR filters with Zero Phase)

  • 전준현
    • 한국통신학회논문지
    • /
    • 제32권7C호
    • /
    • pp.658-666
    • /
    • 2007
  • 일반적으로 기존의 선형 위상을 갖는 저역통과 MAXFLAT FIR 필터 설계 방법들은 폐쇄형 전달함수의 특성으로 인하여 하프 주파수 대역 $(0{\leq}w{\leq}{\pi}/2)$에서 이득 응답을 갖는다. 더욱이 주파수 영역에서 MAXFLAT과 선형 위상 특성에 도달하기 위해 추정 알고리즘을 사용하기 때문에 설계 필터들은 저지대역에서의 리플 에러, 완만한 차단감쇠, 위상 및 그룹지연 그리고 부정확한 차단주파수와 같은 문제점들을 가지고 있다. 본 논문에서는 이러한 문제점들을 해결하기 위하여 제로 위상의 광대역 이득 응답을 갖는 MAXFLAT FIR 저역통과 필터 설계를 위한 새로운 수학적인 폐쇄형 전달함수를 제안하였다. 더욱이, 제안된 폐쇄형 전달함수는 임의의 차단 주파수를 포함한 MAXFLAT 조건들을 이용하여 새롭게 유도한 일반화한 공식들로 쉽게 실현됨이 증명되었다. 따라서 제안방식은 간단하고 빠른 설계에 적합하다. 결론적으로 제안된 설계 기술은 제로 위상과 광대역 이득 응답을 갖는 MAXFLAT FIR 저역통과 필터 실현이 가능하며, 설계된 필터들은 모두 250dB가 넘는 최대 차단 감쇠를 갖는 것을 알 수가 있다.

갈륨비소 MESFET를 이용한 고이득 차동 증폭기 설계 (Design of High Gain Differential Amplifier Using GaAs MESFET's)

  • 최병하;김학선;김은로;이형재
    • 한국통신학회논문지
    • /
    • 제17권8호
    • /
    • pp.867-880
    • /
    • 1992
  • 본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

  • PDF

ADSL 송수신단용 저역통과 능동필터 설계 (A Design of Lowpass Active Filter for ADLS Tx/Rx Stage)

  • 이근호
    • 한국음향학회지
    • /
    • 제24권1호
    • /
    • pp.38-42
    • /
    • 2005
  • 기존의 음성신호와 다른 주파수 대역을 사용하여 데이터 통신이 가능한 ADSL 모뎀 송수신단의 CMOS 아날로그 저역 능동필터를 각각 설계하여 제안하였다. 설계된 필터는 2.5V의 저전압 동작이 가능하며, 각각의 설계사양에 따라 송신단에서는 138kHz의 차단주파수값을 갖는 저역통과 능동필터가 수신단에서는 1,100kHz의 차단주파수 특성을 갖는 저역통과능동필터가 설계 되었다. 이득과 단위이득주파수 특성 면에서 개선된 high-swing cascode방식의 저전압 능동소자가 필터를 설계하기 위한 기본 블록으로 이용되었다. 제안된 소자와 설계 제안된 필터는 $0.251{\mu}m\;CMOS\;n-well$ 공정 파라미터를 이용하여 그 특성이 검증되었다.

고속 전력선통신 모뎀용 수신단측 전류모드 대역통과 필터 설계 (Design of A Current-mode Bandpass Filter in Receiver for High speed PLC Modem)

  • 방준호;이우춘
    • 한국산학기술학회논문지
    • /
    • 제13권10호
    • /
    • pp.4745-4750
    • /
    • 2012
  • 본 논문에서는 저전압 저전력 필터 설계에 적합한 전류모드 방식을 이용하여 고속 전력선통신(PLC)모뎀 수 신단의 1MHz~30MHz 차단주파수를 갖는 6차 대역통과 필터를 설계하였다. 3차 바터워스 고역통과 필터와 3차 체비세프 저역통과 필터를 종속연결로 구성하여 대역통과 필터를 설계하였다. 필터를 구성하기 위한 핵심로써 기존의 전류미러형 적분기에 비하여 증가된 이득 및 차단주파수를 가지는 새로운 전류모드 적분기를 설계하였다. 설계된 전류모드 적분기의 이득과 차단주파수는 각각 32.2dB 및 247MHz이였다. 설계된 6차 대역통과 필터의 차단주파수는 제어전압에 따라서 200KHz에서 50MHz까지 조정이 될 수 있으며 소비전력은 공급전압 1.8V에서 2.85mW이였다. 설계된 대역통과 필터는 1.8V, $0.18{\mu}m$ CMOS 공정파라메터를 사용하여 검증되었다.

Direct Conversion 방식용 프로그래머블 Baseband 필터 설계 (Design of Programmable Baseband Filter for Direct Conversion)

  • 김병욱;신세라;최석우
    • 한국멀티미디어학회논문지
    • /
    • 제10권1호
    • /
    • pp.49-57
    • /
    • 2007
  • 최근 무선통신 분야에서 가격, 소비전력과 칩 면적을 줄이기 위한 CMOS RF 집적화에 관한 연구가 수행되고 있다. 이동통신 단말기 수신단 구조 중 direct conversion 방식은 기존의 super-heterodyne 방식에 비해 IF단이 생략되어 수신단의 구조가 간단하고, RF 필터 등이 제거되어 one chip화가 가능하다는 장점을 갖는다. 그러나 direct conversion 구조는 발진 및 DC offset과 같은 문제점을 갖기 때문에 시스템 전체의 noise figure와 선형성 등을 고려하여 수신단용 필터와 VGA를 설계해야 한다. 본 논문에서는 direct conversion 구조의 이동통신 단말기용 프로그래머블 필터를 설계하였다. 제안된 필터 구조는 GSM, DECT, WCDMA와 같은 서로 다른 통신 방식에 적용할 수 있도록 차단주파수를 가변할 수 있고, RF단에서의 이득 변화에 대해 이득을 조절할 수 있도록 설계하였다. 설계된 프로그래머블 필터는 MOS 트랜지스터의 게이트 전압으로 차단주파수 부근에서 주파수를 조절할 수 있고, 제안된 구조는 필터 이득과 VGA를 이용하여 $27dB{\sim}72dB$까지 3dB 간격으로 이득을 가변할 수 있다.

  • PDF

CMOS 2V 캐스코드 전류모드 적분기 (Design of A CMOS 2V Cascode Current-mode Integrator)

  • 송제호;방준호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2000년도 학술대회 논문집 전문대학교육위원
    • /
    • pp.149-151
    • /
    • 2000
  • 본 논문에서는 완전균형 상보형 적분기에서 그 이득과 단위이득 주파수 특성을 향상시킬 수 있는 high-swing cascode 구조를 이용한 새로운 적분기를 설계하였다. 설계된 high-swing cascode 적분기는 $0.25{\mu}m$ n-well CMOS 공정 파라미터를 이용하여 HSPICE 시뮬레이션 하였으면, 그 결과 제안된 회로는 2V 공급전압에서 전력소모는 1.04mW이고 차단주파수는 100MHz를 갖으며 이득은 51dB로서 이 적분기를 이용한 능동필터 설계시 요구조건인 40dB 이상의 이득 값을 만족한다.

  • PDF

가변주파수대역을 갖는 Gm-C 능동필터회로 설계 (Gm-C active Fliter circuit design with variable frequency bands)

  • 강영민;정학기;정동수;이종인
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.275-277
    • /
    • 2014
  • 본 논문에서는 다양한 주파수 튜닝이 가능한 직접변환방식을 이용한 Gm-C 능동필터 회로를 설계하였다. 설계된 필터는 집적회로를 튜닝하여 요구되는 기준주파수 및 대역폭과 이득을 만족시킬 수 있다. 필터에 사용된 OTA회로는 전달 트랜스컨덕턴스 값을 외부전압으로 제어할 수 있도록 설계하여 다양한 주파수대역에서 사용할 수 있다는 장점을 가진다. 설계된 필터는 ripple 전압을 최소화 하고 이득 값을 높일 수 있는 Elliptic 필터를 사용하였다. 집적화를 위하여 수동필터를 능동필터로 변환할 수 Gyrator 방식을 이용하였다. HSPICE 시뮬레이션 결과, 외부전압을 1.0V~1.9V까지 변화를 주었을 때 1.4MHz ~ 2.8MHz의 차단주파수의 조정이 가능하였고 소비전력은 4.5mW~20mW임을 측정하였다.

  • PDF

CMOS 저전압 전류모드 적분기의 이득 및 주파수 특성 개선 (Improvement of Gain and Frequency Characteristics of the CMOS Low-voltage Current-mode Integrator)

  • 유인호;송제호;방준호
    • 한국산학기술학회논문지
    • /
    • 제10권12호
    • /
    • pp.3614-3621
    • /
    • 2009
  • 본 논문에서는 이득 및 주파수 특성이 개선된 CMOS 저전압 전류모드 적분기가 설계되었다. 설계된 전류모드 적분기는 본 논문에서 새롭게 제안한 선형 캐스코드 회로를 기본으로 구성되었다. 제안된 전류모드 적분기는 기존의 전류미러형 전류모드 적분기의 이득(43.7dB) 및 단위이득주파수(15.2MHz) 비해서 높은 전류이득(47.8dB) 및 단위 이득 주파수(27.8MHz)의 특성을 얻을 수 있었다. 제안된 전류모드 적분기의 응용회로로써 차단주파수 7.03MHz를 갖는 5차 체비세프 저역통과 필터를 설계하였다. 설계된 모든 회로들은 1.8V-$0.18{\mu}m$ CMOS 공정파라메터로써 HSPICE를 이용하여 시뮬레이션되었다.