• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.11b
• /
• pp.587-592
• /
• 2002

본 논문에서는 De Bruijn 그래프에 기초한 다중처리기구성의 한 가지 방법을 제안하였다. 제안한 방법에서는 유한체상의 수학적 성질과 그래프의 성질을 사용하여 변환연산자를 제한하였으며, 이들 변환연산자를 이용하여 De Bruijn 그래프의 변환표를 도출하였다. 그리고, 이 변환표로부터 유한체상의 De Bruijn 그래프를 도출하였다. 제안한 다중처리기는 유한체상의 임의의 소수와 양의 정수에 대해 구성할 수 있으며 고장허용컴퓨팅시스템, 파이프라인 시스템, 병렬처리 네트워크, 스위칭 함수와 이의 회로, 차세대 디지털논리시스템 및 컴퓨터구조 중의 하나인 다치디지털논리시스템 등에 적용할 수 있으리라 전망된다.

• Review of KIISC
• /
• v.2 no.4
• /
• pp.104-109
• /
• 1992

스위치 이론이나 디지탈 공학$^{2)}$, 정보보호학$^{6.8)}$등의 분야에서 자주 사용되는 많은 함수들은 유한체 GF$(q)^n$에서 GF(q)의 값을 취하는 함수들이다. 특히 q=2인 경우에 함수 f는 쉽게 진리표에 의해 표현된다. 본 글에서는 유한체 위에서 성립하는 행렬 구조를 갖는 대수적 표준형식 변환에 대하여 알아보고, 변환의 계산을 점화적으로 이행해보며, 난수함수의 복잡도에 관한 확률분포를 살펴본다. 대수적 표준형식은 함수의 비선형 위수나 복잡도에 관한 판단에 유용하게 응용할 수 있다.

• Korean Architects
• /
• s.580
• /
• pp.118-123
• /
• 2017

지난 2회에 걸쳐서 2012년 가을학기 Harvard GSD의 Digital Media and Material Practice 수업의 일환으로 진행되었던 Diffusion Limited Aggregation System에 대하여 이야기를 시작 하였습니다. 먼저 유한 확산 집합체가 무엇인지를 자연에서 쉽게 발견할수 있는 예를 통하여 알아 보았고 이 현상이 어떻게 일어나는 지에 대한 고찰을 통하여 유한 확산 집합체를 디지털 모형으로 생성하기 위한 밑그림을 그려보았습니다. 이번 회는 저번회의 연장선상에서 유한 확산 집합체를 Visual Basic 을 사용하여 디지털 모형으로 재구성 하는 과정에 대하여 마져 이야기 하도록 하겠습니다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.2
• /
• pp.27-36
• /
• 1998

최근들어 타원곡선 암호법(ECC)이 RSA암호법을 대체할 것으로 기대되면서ECC의 연산속도를 결정하는 중요한 요소인 유한체의 연산 속도에 관심이 고조되고 있다. 본 논문에서는 Modified 최적 정규 기저의 성질 규명과 GF(q)(q=2$^{k}$ , k=8또는 16)위에서 GF(q$^{m}$ )(m: 홀수)의 Mofdified trinomial 기가 존재하는 m들을 제시하고, GF(r$^{n}$ )위에서 GF(r$^{nm}$ )dml Modified 최적 정규기저와 Modified trinomial 기저를 이용한 연산의 회수와 각 기저를 이용한 연산의 회수와 각 기저를 이용한 유한체 GF(q$^{m}$ )의 연산을 S/W화한 결과를 비교 하였다.

• Journal of IKEEE
• /
• v.7 no.1 s.12
• /
• pp.9-15
• /
• 2003

An optimized finite-field multiplier is proposed for encryption and error correction devices. It is based on a modified Linear Feedback Shift Register (LFSR) which has lower power consumption and smaller area than prior LFSR-based finite-field multipliers. The proposed finite field multiplier for GF(2n) multiplies two n-bit polynomials using polynomial basis to produce $z(x)=a(x)^*b(x)$ mod p(x), where p(x) is a irreducible polynomial for the Galois Field. The LFSR based on a serial multiplication structure has less complex circuits than array structures and hybrid structures. It is efficient to use the LFSR structure for systems with limited area and power consumption. The prior finite-field multipliers need 3${\cdot}$m flip-flops for multiplication of m-bit polynomials. Consequently, they need 6${\cdot}$m latches because one flip-flop consists of two latches. The proposed finite-field multiplier requires only 4${\cdot}$m latches for m-bit multiplication, which results in 1/3 smaller area than the prior finite-field multipliers. As a result, it can be used effectively in encryption and error correction devices with low-power consumption and small area.

• Proceedings of the KIEE Conference
• /
• 1997.07e
• /
• pp.1883-1886
• /
• 1997

3차원 유한요소법에 정합 조건을 구현하기 위해 유한한 두께를 갖는 흡수체을 이용하였다. 흡수체는 자유공간과의 경계에서 모든 입사각에 대해 무반사특성을 갖으며, 일단 흡수체 내로 전파된 파는 흡수체의 끝에 도달하기 전에 흡수체를 통과하면서 충분히 손실되도록 하였다. 이러한 흡수체는 ${\varepsilon}_r$과 ${\mu}_r$에 비등방복소주대각텐서를 사용하여 구현된다. 구현된 흡수체층은 구형도파관에 적용하여, 전파상수를 이용하여 정합시킨 경우와 결과를 비교하였다.

• Journal of the Korea Society of Computer and Information
• /
• v.6 no.3
• /
• pp.56-63
• /
• 2001

In this paper, The GF(216) multiplier using its subfields GF(24) is designed. This design can be used to construct a sequential logic multiplier using a bit-parallel multiplier for its subfield. A finite field serial multiplier using parallel multiplier of subfield takes a less time than serial multiplier and a smaller complexity than parallel multiplier. It has an advatageous feature. A feature between circuit complexity and delay time is compared and simulated using C language.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2019.05a
• /
• pp.254-256
• /
• 2019

소수체 GF(p)와 이진체 $GF(2^m)$ 상의 다중 타원곡선을 지원하는 듀얼 필드 ECC (DF-ECC) 프로세서를 설계하였다. DF-ECC 프로세서의 저면적 설와 다양한 타원곡선의 지원이 가능하도록 워드 기반 몽고메리 곱셈 알고리듬을 적용한 유한체 곱셈기를 저면적으로 설계하였으며, 페르마의 소정리(Fermat's little theorem)를 유한체 곱셈기에 적용하여 유한체 나눗셈을 구현하였다. 설계된 DF-ECC 프로세서는 스칼라 곱셈과 점 연산, 그리고 모듈러 연산 기능을 가져 다양한 공개키 암호 프로토콜에 응용이 가능하며, 유한체 및 모듈러 연산에 적용되는 파라미터를 내부 연산으로 생성하여 다양한 표준의 타원곡선을 지원하도록 하였다. 설계된 DF-ECC는 FPGA 구현을 하드웨어 동작을 검증하였으며, 0.18-um CMOS 셀 라이브러리로 합성한 결과 22,262 GEs (gate equivalences)와 11 kbit RAM으로 구현되었으며, 최대 100 MHz의 동작 주파수를 갖는다. 설계된 DF-ECC 프로세서의 연산성능은 B-163 Koblitz 타원곡선의 경우 스칼라 곱셈 연산에 885,044 클록 사이클이 소요되며, B-571 슈도랜덤 타원곡선의 스칼라 곱셈에는 25,040,625 사이클이 소요된다.

• Proceedings of the KIEE Conference
• /
• 2005.04a
• /
• pp.64-66
• /
• 2005

본 논문에서는 압전체의 타원 운동을 이용한 선형 Micro-Positioning Actuator(MPA)에 대한 설계 및 해석 기법을 제안하였다. 또한 MPA의 해석을 위해 3차원 압전체의 유한요소의 정식화를 통한 유한요소 해석기법의 검증을 수행하였다. 검증된 3차원 유한요소 해석을 이용하여 MPA의 공진 특성 즉 impedance, 모드, 그리고 타원운동 해석을 하였다. 마지막으로 제안된 해석기법을 이용하여 기계 시스템을 고려한 MPA의 최종 설계를 하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.4 no.2
• /
• pp.17-28
• /
• 1994

Diffic-Hellman의 공개키 암호 프로토콜이 제안된 이후 이산 대수 문제의 어려움이 프로토콜의 안전도와 깊이 연관되었다. 유한체를 이용한 암호 기법을 EIGamal 이 세웠으나, Index-Calculus 알고리듬에 의해 유한체위에서 이산 대수 문제가 subexponential 알고리듬이 되어 기법의 안전도가 약해졌다. Nonsupersingular 타원 곡선을 선택하여 유한체대신 EIGamal 암호 기법에 적용하면 안전한 암호 시스템을 설계할 수 있다. 이 논문에서는 컴퓨터 구현시 용이한 nonsupersingular 타원곡선을 선택하는 방법, 유한체위에서의 연산, 평문을 타원 곡선의 원소로 끼워넣기(imbedding) 하는 방법등 타원 곡선을 암호 시스템에 적용하기 어려운 점들에 대한 해결 방법을 소개하고, 실제로 EIGamal기법을 컴퓨터로 구현하여 그 실행 결과를 밝혔다.